专利名称：图形处理器和图形处理方法
技术领域：
本发明涉及利用微型计算机处理欲显示于一个显示装置上的图形的一种图形处理器和一种图形处理方法，尤其涉及适用于一个借助立体重叠若干活动画面来快速显示这些若干活动画面的系统的图形处理器和图形处理方法。
近来，需要各种特殊功能用于显示于图形显示装置上的画面以便改善引起观看者感觉注意的效果。一种这样特殊的功能是立体显示。它是一种借助具有多个相互重叠快速活动画面显示一定深度立体场景并在图形处理装置的屏上作改变的表现手法。
参照图4、5和6，以下描述用于立体显示的传统图形处理器和图形处理方法。图4表示一个把坐标(42，m)处含4×4个象素的第一画面G1和坐标(42，n)处含4×4个象素的第二不同画面G2显示于显示屏SC1第一行上的立体显示屏，第二画面G2显示于第一画面G1的前面。图5是说明图形处理器的结构和信号流的框图，图6是当显示图4中画面时的信号波形时序图。
如图5所示，传统的图形处理器20包括绘制处理器21、定时信号发生器22和显示缓冲器23，该图形处理器20把图形显示数据输出给作为图形显示装置的显示器24。定时信号发生器22具有时钟信号(S1)、帧同步信号(S3)和行同步信号(S2)的输入端，并且输出绘制处理器控制信号(S4)、显示初始化信号(S8)和绘制显示开关信号(S11)。绘制处理器21包括一个存储所显示画面的原始数据的存储器。它接收用于某种绘制处理的时钟信号(S1)、绘制处理器控制信号(S4)和显示初始化信号(S8)的输入并输出包括绘制图形数据信号(S5)、显示缓冲器写允许信号(S6)和显示缓冲器绘制地址信号(S7)的图形数据。显示缓冲器23暂时存储图形数据并响应于绘制显示开关信号(S11)把图形显示数据输出给显示器24。
接着，参照图6，以下描述当显示如图4所示的第一行时图形处理器20的工作。
首先，在图形处理器20启动的同时，从主系统(图中未示)把帧同步信号(S2)输入到图形处理器20中并初始化定时信号发生器22。请注意，下文把将显示缓冲器中全部内容复写为用以显示与屏背景颜色相同的颜色(即，屏上无显示)的图形数据称作显示初始化。把用以显示与屏背景颜色相同颜色的图形数据叫作透明数据。换句话说，透明数据是与屏背景颜色有相同颜色的图形数据以致它不使任何东西显示于屏上。背景颜色通常由用户确定。
然后，在把画面显示于定期更新的屏上之前，每次更新屏都初始化图形处理器20。为此，每次彻底地更新屏，都把行同步信号(S3)从主系统(图中未示)输入给定时信号发生器22。一经输入行同步信号(S3)，就从定时信号发生器22中输出绘制处理器控制信号(S4)、显示初始化信号(S8)和绘制显示开关信号(S11)。
用显示初始化信号(S8)初始化绘制处理器21，然后用来自绘制处理器21的显示初始化信号初始化显示缓冲器23。这些过程使图形处理器20达到绘制起始状态。
参见图6，当绘制显示开关信号(S11)到达低电平(下文表示为“0”(L))时，图形处理器20的初始化开始，并在显示初始化信息(S8)在“0”(L)处期间执行该初始化。与显示缓冲器绘制地址信号(S7)=“0”到“n”(显示缓冲器的数目)相对应，把透明数据规定为绘制图形数据信号(S5)。同时，响应于显示缓冲器绘制地址信号(S7)，显示缓冲器写允许信号(S6)变为“0”(L)。这样，通过用透明数据完全代替用来在显示缓冲器23中显示的地址处的数据，完成显示缓冲器23的初始化。
一经完成显示缓冲器23的初始化，显示初始化信号(S8)就上升到高电平(下文表示为“1”(H))，终止图形处理器20的初始化过程。然后，图形处理器20处于绘制起始状态，这里可以把图形数据存到显示缓冲器23中。
绘制处理器21首先显示如图4所示具有低显示优先级的画面G1。为此，它把显示缓冲器绘制地址信号(S7)=“40”到“43”(h)和每个时钟信号(S1)相应的绘制图形数据信号(S5)作为图形数据串行输出。在该阶段期间，对应于显示缓冲器绘制地址信号(S7)，显示缓冲器写允许信号(S6)变为“0”(L)，并把绘制图形数据信号(S5)、显示缓冲器写允许信号(S6)和显示缓冲器绘制地址信号(S7)作为画面G1的图形数据存入显示缓冲器23中。
然后，绘制处理器21显示如图4所示的画面G2。为此，它把显示缓冲器绘制地址信号(S7)=“42”到“45”(h)和每个时钟信号(S1)相应的绘制图形数据信号(S5)作为图形数据串行输出。在该阶段期间，对应于显示缓冲器绘制地址信号(S7)，显示缓冲器写允许信号(S6)变为“0”(L)并把绘制图形数据信号(S5)、显示缓冲器写允许信号(S6)和显示缓冲器绘制地址信号(S7)作为画面G2的图形数据存入显示缓冲器23中。
一经完成把用来绘制的图形数据存入显示缓冲器23的工作，绘制显示开关信号(S11)变为“1”(H)，并且图形处理器20前进到图形显示状态。然后，图形处理器20从显示缓冲器23中读出图形数据并起动其作为图形显示数据信号的输出。在前进到图形显示状态之后，绘制处理器21为显示缓冲器23提供显示缓冲器绘制地址信号(S7)=“0”到“n”。这样，从显示缓冲器23中取出相应的显示数据信号(S9)并把该信号输出给显示器24。通过以上过程，如图4所示，画面G1和G2显示于显示屏上。
然后，参照图4、7、8和9，以下描述传统图形处理器的另一个实例。图7是说明一个图形处理器的结构和信号流的框图，图8是表示一个状态寄存器结构的框图，图9是当显示图4中画面时信号波形的时序图。
如图7所示，图形处理器30除了装有绘制处理器21、定时信号发生器22和显示缓冲器23之外，还装有状态寄存器31，它用来当把显示数据存入显示缓冲器23中时确定显示优先级并输出屏蔽信号(S13)；和屏蔽部分32，它响应于屏蔽信号(S13)屏蔽显示缓冲器写允许信号(S6)并输出屏蔽后显示缓冲器写允许信号(S15)。
下面，参照图9，描述当显示图4中第一行时图形处理器30的工作。
首先，在图形处理器30起动的同时，从主系统(图中未示)把帧同步信号(S2)输入给图形处理器30并初始化定时信号发生器22。然后，从主系统(图中未示)把行同步信号(S3)一次输入给定时信号发生器22。一经输入行同步信号(S3)，就从定时信号发生器22输出绘制处理器控制信号(S4)、显示初始化信号(S8)和绘制显示开关信号(S11)。用显示初始化信号(S8)初始化绘制处理器21，然后用来自绘制处理器21的显示初始化信号初始化显示缓冲器23。
参见图9，当绘制显示开关信号(S11)到达“0”(L)时，开始图形处理器30的初始化，并在显示初始化信号(S8)处于“0”(L)期间执行该初始化。对应于显示缓冲器绘制地址信号(S7)=“0”到“n”(显示缓冲器的数目)，提供透明数据作为绘制图形数据信号(S5)。同时，响应于显示缓冲器绘制地址信号(S7)，显示缓冲器写允许信号(S6)变为“0”(L)。这样，通过完全用透明数据代替显示缓冲器23中用于显示地址处的数据，完成显示缓冲器23的初始化。还用来自定时信号发生器22的显示初始化信号(S8)初始化状态寄存器31。
一经完成显示缓冲器23的初始化，显示初始化信号(S8)就上升到“1”(H)并终止图形处理器30的初始化过程，图形处理器30进入绘制起始状态。
如图8所示，状态寄存器31装有编码器311、与显示缓冲器23的数目有相同数目的地址的二输入或门312、与显示缓冲器23的数目有相同数目的地址的二输入与门313、与显示缓冲器23的数目有相同数目的地址的寄存器314和用来选择一个从寄存器B11输出的信号的选择器315。
具有以上结构，状态寄存器31在初始化期间使其在寄存器314中所有的地址都复位，并在不是初始化阶段的工作期间设定与寄存器314中所存取的任意地址相对应的数据。通过输入“1”(H)信号设定寄存器314，通过输入“0”(L)信号复位。
首先，绘制处理器21把显示缓冲器绘制地址信号(S7)=“42”到“45”(h)和每个时钟信号(S1)相应的绘制图形数据信号(S5)作为绘制图4所示画面G2的图形数据串行输出。在此期间，与显示缓冲器绘制地址信号(S7)相对应，显示缓冲器写允许信号(S6)变为“0”(L)。
一接收到显示缓冲器绘制地址信号(S7)=“42”到“45”(h)，状态寄存器31就输出此阶段的屏蔽信号(S13)=“0”(L)。设定它的内部状态以便在下一次输入显示缓冲器绘制地址信号(S7)=“42”到“45”(h)时把“1”(H)作为屏蔽信号(S13)输出。
屏蔽部分32在屏蔽信号(S13)=“1”(H)时屏蔽显示缓冲器写允许信号(S6)，而在屏蔽信号(S13)=“0”(L)时不屏蔽显示缓冲器写允许信号(S6)。换句话说，当接收到屏蔽信号(S13)=“0”(L)时，把无任何变化的显示缓冲器写允许信号(S6)作为屏蔽后显示缓冲器写允许信号(S15)输出。显示缓冲器23把绘制图形数据信号(S5)、显示缓冲器绘制地址信号(S7)和屏蔽后显示缓冲器写允许信号(S15)作为画面G2的图形数据存储起来。
接着，绘制处理器21把显示缓冲器绘制地址信号(S7)=“40”到“43”(h)和每个时钟信号(S1)相应的绘制图形数据信号(S5)作为绘制如图4所示画面G1的图形数据串行输出。在此期间，与显示缓冲器绘制地址信号(S7)相对应，显示缓冲器写允许信号(S6)变为“0”(L)。
如上所述，状态寄存器31设定其内部状态以便一经输入显示缓冲器绘制地址信号(S7)=“40”到“41”(h)它就输出屏蔽信号(S13)=“0”(L)，而一经输入显示缓冲器绘制地址信号(S7)=“42”到“43”(h)它就输出屏蔽信号(S13)=“1”(H)。这样，一接收到显示缓冲器绘制地址信号(S7)=“40”到“43”(h)，状态寄存器31就在显示缓冲器绘制地址信号(S7)=“40”到“41”时输出屏蔽信号(S13)=“0”(L)，在显示缓冲器绘制地址信号(S7)=“42”到“43”时输出屏蔽信号(S13)=“1”(H)。
当显示缓冲器绘制地址信号(S7)=“40”到“41”时，屏蔽部分32接收屏蔽信号(S13)=“0”(L)并毫无任何变化地把显示缓冲器写允许信号(S6)作为屏蔽后显示缓冲器写允许信号(S15)输出。当显示缓冲器绘制地址信号(S7)=“42”到“43”时，屏蔽部分32接收屏蔽信号(S13)=“1”(H)，它屏蔽显示缓冲器写允许信号(S6)并输出屏蔽后显示缓冲器写允许信号(S15)=“1”(H)。显示缓冲器23把绘制图形数据信号(S5)、显示缓冲器绘制地址信号(S7)和屏蔽后显示缓冲器写允许信号(S15)作为画面G1的图形数据存储起来。
一经完成把用于绘制的图形数据存入显示缓冲器23的工作，绘制显示开关信号(S11)就变为“1”(H)，并且图形处理器30前进到图形显示状态。然后，绘制处理器21为显示缓冲器23提供显示缓冲器绘制地址信号(S7)=“0”到“n”。这样，从显示缓冲器23中取出相应的显示数据信号(S9)并把它输出给显示器24。通过以上这些过程，如图4所示，画面G1和G2显示于显示屏上。
现在参照
图10说明每次更新图形处理器工作中的屏要求显示初始化的原因。
例如，假定如图10(a)所示含画面G3的屏SC2显示于显示器24的显示屏上。当更新屏SC2而显示含如图10(b)所示画面G4的屏SC3时，如图10(c)所示，在屏SC2状态之后马上就显示画面G4使得前一屏SC2上的画面G3显示于屏SC3上无任何数据的区域中。
为防止在更新屏S2时的这样一种情况，在显示屏SC3之前通过显示初始化过程用无显示或透明数据的图形数据完全代替显示缓冲器的内容。这样，如图10(b)所示，只能将画面G4正确显示于屏SC3上。
如上所述传统的图形处理器在显示初始化期间把透明数据写到显示缓冲器中。在这个过程期间不能把图形数据存入显示缓冲器中，该过程导致产生图形处理器更低的处理量和图形显示能力。但是，因为在传统的系统中显示初始化所需的时间很短，所以不把它看作缺点。
最近，改进的显示清晰度增大了欲显示于屏上的图形数据的量并导致一个显示初始化所需的较长的时间。为此，图形处理器的处理量和图形显示能力的降低变得非常严重以致不能忽视。
还有，过去只显示一小部分画面，用户有足够的时间在显示初始化之后进行图形处理。而今，所显示的画面变得复杂和精细，而在显示清晰度和图形处理时间方面的进展变得不足以满足要求。
本发明的目的在于提供一种图形处理器和一种图形处理方法，该装置与方法能够用通过减少显示初始化所需时间获得的改善的处理能力支持具有一个高分辨率的显示装置。
按照本发明的第一方面，一种用来在一个显示装置的单独一个显示屏上绘制沿深度方向具有一种位置关系的几个重叠图形数据的图形处理器，包括定时发生装置，用来根据一个时钟信号、一个帧同步信号和一个行同步信号输出用于工作时序控制的一个绘制处理控制信号、一个显示初始化信号、一个显示地址信号和一个绘制显示开关信号；绘制处理装置，它包括一个存储所显示画面原始数据的存储器，在所述时钟信号和所述绘制处理控制信号的控制下，所述绘制处理装置用来把目标画面的一个绘制图形数据信号、一个显示缓冲器写允许信号和一个显示缓冲器绘制地址信号作为图形数据输出；选择装置，在从所述定时发生装置输出的所述绘制显示开关信号的控制下，用来选择从所述绘制处理装置中输出的所述显示缓冲器绘制地址信号或选择从所述定时发生装置中输出的所述显示地址信号，并把所选的信号作为显示缓冲器地址信号输出；显示缓冲器装置，用来输入所述时钟信号、所述绘制图形数据信号和所述显示缓冲器写允许信号以及所述显示缓冲器地址信号，并根据所述时钟信号和所述显示缓冲器地址信号输出显示数据信号；状态寄存器装置，用来输入所述时钟信号、所述显示初始化信号和所述显示缓冲器地址信号，并且在所述显示初始化信号的控制下复位，以及输出一个与所述显示缓冲器地址信号相对应的屏蔽信号；和屏蔽装置，用来输入所述显示数据信号和从所述状态寄存器装置输出的所述屏蔽信号，并且在所述屏蔽信号的控制下把提供给所述显示信号所需屏蔽的屏蔽后显示数据信号输出到所述显示装置中。
在优选的结构中，所述状态寄存器装置输出具有两个值的所述屏蔽信号，并且当输入屏蔽信号的所述两个值中的一个时，所述屏蔽装置把图形数据作为屏蔽后显示数据信号输出以显示与通过屏蔽所述显示数据信号获得的屏背景相同的颜色，以及当输入屏蔽信号的所述两个值中的另一个时，把无任何改变的所述显示数据信号作为屏蔽后显示数据信号输出。
在优选的结构中，未被初始化的所述显示缓冲器装置接收更新后画面的所述绘制图形数据信号和所述显示缓冲器写允许信号以及所述显示缓冲器地址信号的输入，并输出用来更新欲显示于所述显示装置上画面的过程中的所述显示数据信号，并且所述屏蔽装置由所述屏蔽信号控制，并屏蔽与没有画面要在所述更新后的画面中显示的位置相对应的所述显示数据信号。
在另一个优选的结构中，未被初始化的所述显示缓冲器装置接收更新后画面的所述绘制图形数据信号、所述显示缓冲器写允许信号和所述显示缓冲器地址信号的输入，并输出用来更新欲显示于所述显示装置上画面的过程中的所述显示数据信号，所述状态寄存器装置输出具有两个值的所述屏蔽信号以使这两个值中的一个值对应于一个没有画面要在所述更新后的画面中显示的位置相对应，而另一个值对应于一个有一个画面显示于所述更新后的画面中的位置相对应，并且，当输入所述屏蔽信号的值中的所述一个值时，所述屏蔽装置把图形数据作为屏蔽后显示数据信号输出以显示与通过屏蔽所述显示数据信号获得的屏背景相同的颜色；而当输入所述屏蔽信号的另一个值时，所述屏蔽装置把无任何变化的所述显示数据信号作为屏蔽后显示数据信号输出。
按照本发明的第二方面，一种用来用重叠多个图形数据在一个显示装置的单独一个显示屏上绘制多个在深度方向上具有一个位置关系的图形数据的图形处理方法，包括以下步骤把目标画面的一个绘制图形数据信号、一个显示缓冲器写允许信号和一个显示缓冲器绘制地址信号作为一个图形数据从包括一个存储所显示画面一个原始数据的存储器的绘制处理装置中输出；把所述绘制图形数据信号、所述显示缓冲器写允许信号和所述显示缓冲器绘制地址信号存到一个显示缓冲器装置中；根据从用来进行时序控制的定时发生装置中输出的绘制显示开关信号，选择从所述绘制处理装置中输出的所述显示缓冲器绘制地址信号，或选择从所述定时发生装置中输出的显示地址信号；把所选择的信号作为一个显示缓冲器地址信号存到状态寄存器装置中；在从所述绘制处理装置输出最终显示于所述显示装置上的所绘画面的图形数据之后，从所述显示缓冲器装置中读取显示数据，并根据存入所述状态寄存器装置中的信息输出无任何变化的所述显示数据，或输出用屏蔽转换到图形数据的所述显示数据以显示与屏背景色相同的颜色。
在优选的结构中，该图形处理方法还包括在从所述绘制处理装置输出所述图形数据之前，输入一个用来初始化所述定时发生装置的帧同步信号，和在初始化所述定时发生装置之后，输入一个行同步信号并初始化所述绘制处理装置和所述状态寄存器装置。
根据下文所给出的详细描述，本发明的其他目的、特征与优点将变得很清楚。
从下文给出的详细描述和本发明优选实施例的附图中将更完整地理解本发明，但是，不应将本发明的优选实施例作为对本发明的限制，而只是用来说明和理解。
在这些附图中图1是表示按照本发明—个实施例的图形处理器的结构的框图；图2是表示对应于本实施例中一帧图形显示工作的信号波形的时序图；图3是说明本实施例工作的流程图4是用立体显示表现图形显示实例的一个图样的说明性的图；图5是表示一种传统图形处理器的结构的框图；图6是表示对应于图5所示图形处理器中一帧图形显示工作的信号波形的时序图；图7是表示另一种传统图形处理器的结构的框图；图8是表示一个状态寄存器的结构的框图；图9是表示对应于如图7所示图形处理器中一帧图形显示工作的信号波形的时序图；和图10是说明更新已显示画面与显示初始化之间关系的说明性的图。
下文将参照附图详细论述本发明的优选实施例。在以下的描述中，摆出许多具体的细节以便于提供对本发明透彻的理解。但是，很明显，对于本领域的那些技术人员来说，无需这些具体细节也可以实施本发明。在其他情况下，未详细表示出人们熟知的结构以便使本发明不难理解。
图1是表示按照本发明一个实施例的一个图形处理器的结构和信号流的框图。参见该图，按照本实施例的图形处理器10包括用来输入时钟信号(S1)的第一输入端32；用来输入帧同步信号(S2)的第二输入端34；用来输入行同步信号(S3)的第三输入端36；绘制处理器11；定时信号发生器12；显示缓冲器13；状态寄存器15；选择部分16；屏蔽部分17；输出端38和显示器24。应注意到图1仅表示出表现出本实施例特征的结构，而在此省略了其他通用的结构。
通过控制装于个人计算机、游戏机或其他利用计算机程序的计算机系统中的CPU来实现按照本实施例的图形处理器。以一种存入磁盘、半导体存储器或其他通用存储媒体中的形式提供这样一个计算机程序，并且在把它装到计算机系统的控制器中时执行其如本实施例中所述的功能。
定时信号发生器12输入时钟信号(S1)、帧同步信号(S2)和行同步信号(S3)并输出绘制处理器控制信号(S4)、显示初始化信号(S8)、显示地址信号(S10)和绘制显示开关信号(S11)。
绘制处理器11装有一个存储器(图形ROM)以存储所显示画面的原始数据，而且绘制处理器11用作一种输出图形数据的装置。把时钟信号(S1)和绘制处理器控制信号(S4)输入到绘制处理器11中，该绘制处理器11进行预定的绘制处理，产生绘制图形数据信号(S5)、显示缓冲器写允许信号(S6)和显示缓冲器绘制地址信号(S7)并把它们作为图形数据输出。
对于选择部分16来说，输入显示缓冲器绘制地址信号(S7)、显示地址信号(S10)和绘制显示开关信号(S11)。当绘制显示开关信号(S11)为“0”(L)时，选择部分16选择显示缓冲器绘制地址信号(S7)作为显示缓冲器地址信号(S12)输出，当绘制显示开关信号(S11)为“1”(H)时，选择部分16选择显示地址信号作为显示缓冲器地址信号(S12)输出。
显示缓冲器13输入时钟信号(S1)、绘制图形数据信号(S5)、显示缓冲器写允许信号(S6)和显示缓冲器地址信号(S12)并输出显示数据信号(S9)。
状态寄存器15输入时钟信号(S1)、显示初始化信号(S8)和显示缓冲器地址信号(S12)并输出屏蔽信号(S13)。
当屏蔽信号(S13)为“0”(L)时，屏蔽部分17把通过屏蔽显示数据信号(S9)获得的透明数据作为屏蔽后显示数据信号输出给显示器24；当屏蔽信号(S13)为“1”(H)时，屏蔽部分17把无任何变化的显示数据信号(S9)作为屏蔽后显示数据信号(S14)输出给显示器24。
现在参见图2和3描述在显示图4中第一行时图形处理器10的工作。图2是在显示图4中画面时信号波形的时序图，图3是表示用于显示图4中画面的处理过程的流程图。
首先，从主系统(图中未示)中把帧同步信号(S2)输入到图形处理器10中(图3的步骤301)并初始化定时信号发生器12(步骤302)。然后，为了更新屏，从主系统(图中未示)中一次把行同步信号(S3)输入到定时信号发生器12中(步骤303)。
一经输入行同步信号(S3)，图形处理器10就准备接收绘制数据(绘制状态)(步骤304)，并且定时信号发生器12输出绘制处理器控制信号(S4)、显示初始化信号(S8)和绘制显示开关信号(S11)。那时，绘制显示开关信号(S11)变为“0”(L)。显示初始化信号(S8)初始化绘制处理器11和状态寄存器15(步骤305)。
状态寄存器15具有与如图8所示传统图形处理器中的状态寄存器31类似的结构。在初始化期间对每个地址的寄存器314进行复位(输入“0”(L)信号)，并且在初始化以外的处理过程中设定与任意存取地址相对应的寄存器314(输入“1”(H)信号)。
在本实施例中，在如图2所示，显示初始化信号(S8)为“0”(L)期间进行图形处理器10的初始化，并单独初始化绘制处理器11和状态寄存器15。由于不必初始化显示缓冲器13，所以显示初始化所需的时间非常短。例如，它约为如图2所示的一个时钟脉冲。此后，当显示初始化信号(S8)变为“1”(H)时完成初始化，图形处理器10进入绘制起始状态。
为了显示图4中所示画面中具有低优先级的画面G1，绘制处理器11把显示缓冲器写允许信号(S6)、显示缓冲器绘制地址信号(S7)=“40”到“43”(h)和每个时钟信号(S1)相应的绘制图形数据信号(S5)作为图形数据串行输出(步骤306)。由于绘制显示开关信号(S11)为“0”(L)，所以选择部分16把无任何变化的显示缓冲器绘制地址信号(S7)作为显示缓冲器地址信号(S12)=“40”到“43”(h)输出。在输出显示缓冲器地址信号(S12)期间，显示缓冲器写允许信号(S6)保持在“0”(L)。
状态寄存器15设定其内部状态以便它一经输入显示缓冲器绘制地址信号(S7)=“40”到“43”(h)就输出“1”(H)。因此，在它接收显示缓冲器地址信号(S12)=“40”到“43”(h)期间，它输出屏蔽信号(S13)=“0”(L)。绘制处理器11把显示缓冲器写允许信号(S6)、显示缓冲器绘制地址信号(S7)=“40”到“43”(h)和相应的绘制图形数据信号(S5)作为画面G的图形数据输出，并把它们存到显示缓冲器13中(步骤307)。
然后，为了显示如图4所示的画面G2，绘制处理器11把显示缓冲器写允许信号(S6)、显示缓冲器绘制地址信号(S7)=“42”到“45”(h)和每个时钟信号(S1)的绘制图形数据信号(S5)作为图形数据串行输出。这时，由于绘制显示开关信号(S11)为“0”(L)，所以选择部分16把无任何变化的显示缓冲器绘制地址信号(S7)作为显示缓冲器地址信号(S12)输出。在输出显示缓冲器地址信号(S12)期间，把显示缓冲器写允许信号(S6)保持在“0”(L)。
状态寄存器15设定其内部状态以便一经输入显示缓冲器地址信号(S12)=“42”到“45”它就输出响应的屏蔽信号(S13)=“1”(H)，而一经输入显示缓冲器地址信号(S12)=“44”到“45”(h)，它就输出响应的屏蔽信号(S13)=“0”(L)。因此，一接收到显示缓冲器地址信号(S12)=“42”到“45”(h)，状态寄存器15就在显示缓冲器地址信号(S12)=“42”到“43”(h)期间输出屏蔽信号(S13)=“1”(H)，而在显示缓冲器地址信号(S12)=“44”到“45”(h)期间输出屏蔽信号(S13)=“0”(L)。
通过以上操作，把显示缓冲器写允许信号(S6)、显示缓冲器绘制地址信号(S7)=“42”到“45”(h)和绘制图形数据信号(S5)作为画面G2的图形数据存到显示缓冲器13中去。
一经完成把最终绘制的画面(例如画面G1)的图形数据存到显示缓冲器13中去的工作，绘制显示开关信号(S11)就变成“1”(H)，并且图形处理器10前进到显示状态(步骤308和309)。
一接收到绘制显示开关信号(S11)=“1”(H)，选择部分16就选择从定时信号发生器12中输出的显示地址信号(S10)并把它作为“0”到“n”的显示缓冲器地址信号(S12)提供给显示缓冲器13。这使得能从显示缓冲器13中取出相应的显示数据(步骤310)。
接着，检查是否把信息存入了状态寄存器15(步骤310)。具体地说，把显示缓冲器地址信号(S12)发送给状态寄存器15，根据这个信号，把具有地址信息的从“40”到“45”阶段的屏蔽信号(S13)=“1”(H)提供给屏蔽部分17，而把其他阶段的屏蔽信号(S13)=“0”提供给屏蔽部分17。
当屏蔽信号(S13)为“0”(L)时，屏蔽部分17把作为屏蔽后显示数据信号的透明数据而不是从显示缓冲器13中取出的显示数据信号(S9)输出给显示器14(步骤312)。当屏蔽信号(S13)为“1”(H)时，它把无任何变化的显示数据信号(S9)作为屏蔽后显示数据信号(S14)输出给显示器14。
重复以上过程直到为一个单独的显示屏输出最终所显示的画面的图形数据。这样，绘制出如图4所示的画面G1和G2。
如上所述，根据本实施例，初始化状态寄存器15而不是显示缓冲器13，并设定它们以便在绘制过程中显示缓冲器13具有与状态寄存器15相同的地址。当显示一个画面时，根据从状态寄存器15输出的屏蔽信号来控制是否把从显示缓冲器13中输出的图形数据转换到透明数据。这样，可以大大减少显示初始化所需的时间——例如，减少到约1到2个时钟脉冲。
本发明使得用户能把传统用于显示初始化所耗费的许多时间用于图形处理和图形显示，并可以处理和显示许多画面。例如，假定传统的图形处理器的显示初始化时间和图形处理时间为[a]和[b]，则可处理画面的量能够增加[a]／[b]。
虽然，在本实施例中，按从具有较低显示优先级的画面开始的顺序把显示数据存到显示缓冲器13中，但是，本发明当然也适用于从具有如图7中图形处理器30中那样的较高显示优先级的画面开始把显示数据存到显示缓冲器13中的方法，已把该方法作为已有技术作了解释。
虽然已根据本发明的典型实施例说明和描述了本发明，不过对于本领域的那些技术人员来说，在不脱离本发明的实质和范围的情况下，当然可以在其中和对其作以上和各种其他的改变、删除或添加。所以，不应把本发明理解为局限于以上所述具体实施例，而应包括能体现在根据所附权利要求书陈述的特征所包含的范围或其等同范围之内的所有可能的实施例。
权利要求
权利要求书1．一种用来在一个显示装置的单独一个显示屏上绘制沿深度方向具有一种位置关系的几个重叠图形数据的图形处理器，包括定时发生装置(12)，用来根据一个时钟信号、一个帧同步信号和—个行同步信号输出用于工作时序控制的一个绘制处理控制信号、一个显示初始化信号、一个显示地址信号和一个绘制显示开关信号；绘制处理装置(11)，它包括一个存储所显示画面原始数据的存储器，在所述时钟信号和所述绘制处理控制信号的控制下，所述绘制处理装置(11)用来把目标画面的一个绘制图形数据信号、一个显示缓冲器写允许信号和一个显示缓冲器绘制地址信号作为图形数据输出；选择装置(16)，在从所述定时发生装置(12)输出的所述绘制显示开关信号的控制下，用来选择从所述绘制处理装置(11)中输出的所述显示缓冲器绘制地址信号或选择从所述定时发生装置(12)中输出的所述显示地址信号，并把所选的信号作为显示缓冲器地址信号输出；显示缓冲器装置(13)，用来输入所述时钟信号、所述绘制图形数据信号和所述显示缓冲器写允许信号以及所述显示缓冲器地址信号，并根据所述时钟信号和所述显示缓冲器地址信号输出显示数据信号；状态寄存器装置(15)，用来输入所述时钟信号、所述显示初始化信号和所述显示缓冲器地址信号，并且在所述显示初始化信号的控制下复位，以及输出一个与所述显示缓冲器地址信号相对应的屏蔽信号；和屏蔽装置(17)，用来输入所述显示数据信号和从所述状态寄存器装置(15)输出的所述屏蔽信号，并且在所述屏蔽信号的控制下把提供给所述显示信号所需屏蔽的屏蔽后显示数据信号输出到所述显示装置中。
2．一种如权利要求1所述的图形处理器，其中所述状态寄存器装置(15)输出具有两个值的所述屏蔽信号，并且当输入屏蔽信号的所述两个值中的一个时，所述屏蔽装置(17)把图形数据作为屏蔽后显示数据信号输出以显示与通过屏蔽所述显示数据信号获得的屏背景相同的颜色，以及当输入屏蔽信号的所述两个值中的另一个时，把无任何改变的所述显示数据信号作为屏蔽后显示数据信号输出。
3．一种如权利要求1所述的图形处理器，其中未被初始化的所述显示缓冲器装置(13)接收更新后画面的所述绘制图形数据信号和所述显示缓冲器写允许信号以及所述显示缓冲器地址信号的输入，并输出用来更新欲显示于所述显示装置上画面的过程中的所述显示数据信号，并且所述屏蔽装置(17)由所述屏蔽信号控制，并屏蔽与没有画面要在所述更新后的画面中显示的位置相对应的所述显示数据信号。
4．一种如权利要求1所述的图形处理器，其中未被初始化的所述显示缓冲器装置(13)接收更新后画面的所述绘制图形数据信号、所述显示缓冲器写允许信号和所述显示缓冲器地址信号的输入，并输出用来更新欲显示于所述显示装置上画面的过程中的所述显示数据信号，所述状态寄存器(15)输出具有两个值的所述屏蔽信号以使这两个值中的一个值对应于一个没有画面要在所述更新后的画面中显示的位置相对应，而另一个值对应于一个有一个画面显示于所述更新后的画面中的位置相对应，并且，当输入所述屏蔽信号的值中的所述一个值时，所述屏蔽装置(17)把图形数据作为屏蔽后显示数据信号输出以显示与通过屏蔽所述显示数据信号获得的屏背景相同的颜色；而当输入所述屏蔽信号的另一个值时，所述屏蔽装置(17)把无任何变化的所述显示数据信号作为屏蔽后显示数据信号输出。
5．一种用来用重叠多个图形数据在一个显示装置的单独一个显示屏上绘制多个在深度方向上具有一个位置关系的图形数据的图形处理方法，包括以下步骤把目标画面的一个绘制图形数据信号、一个显示缓冲器写允许信号和一个显示缓冲器绘制地址信号作为一个图形数据从包括一个存储所显示画面一个原始数据的存储器的绘制处理装置(11)中输出；把所述绘制图形数据信号、所述显示缓冲器写允许信号和所述显示缓冲器绘制地址信号存到一个显示缓冲器装置(13)中；根据从用来进行时序控制的定时发生装置(12)中输出的绘制显示开关信号，选择从所述绘制处理装置(11)中输出的所述显示缓冲器绘制地址信号，或选择从所述定时发生装置(12)中输出的显示地址信号；把所选择的信号作为一个显示缓冲器地址信号存到状态寄存器装置(15)中；在从所述绘制处理装置(11)输出最终显示于所述显示装置上的所绘画面的图形数据之后，从所述显示缓冲器装置(13)中读取显示数据，并根据存入所述状态寄存器装置(15)中的信息输出无任何变化的所述显示数据，或输出用屏蔽转换到图形数据的所述显示数据以显示与屏背景色相同的颜色。
6．一种如权利要求5的图形处理方法，还包括以下步骤在从所述绘制处理装置(11)输出所述图形数据之前，输入一个用来初始化所述定时发生装置(12)的帧同步信号，和在初始化所述定时发生装置(12)之后，输入一个行同步信号并初始化所述绘制处理装置(11)和所述状态寄存器装置(15)。
全文摘要
一种图形处理器,包括:一个定时信号发生器(12),用来根据时钟信号、帧同步信号和行同步信号输出用于进行定时控制的信号;一个绘制处理器(11),用来输出目标画面的图形数据;一个选择部分(16),用来在定时信号发生器(12)的控制下输出显示缓冲器地址信号;一个显示缓冲器(13),它输入从绘制处理器(11)输出的图形数据,并在定时信号发生器(12)的控制下输出显示数据信号;一个屏蔽部分(17),如果需要,用来屏蔽从显示缓冲器(13)输出的显示数据信号;和一个状态寄存器(15)用来根据显示缓冲器地址信号控制屏蔽部分(17)。
文档编号G06T1/20GK1204821SQ98103400
公开日1999年1月13日 申请日期1998年6月26日 优先权日1997年6月26日
发明者水谷宪一 申请人:日本电气株式会社