专利名称：具有时钟转换的灵巧读卡器的制作方法
技术领域：
本发明涉及一灵巧读卡器，包括-连接器，该连接器与在插入该读卡器中的一灵巧卡的表面上的一集成电路进行电连接，该连接器中的称之为时钟端的至少一个端子将一时钟信号提供给所述集成电路；-微控制器，用来与该集成电路交换数据并且管理它的电源和它的工作频率；-插入在连接器和微控制器之间的接口模块，包括有第一振荡器，第一振荡器的输出端提供了具有转换频率的第一时钟信号，该接口模块还包括能够在该微控制器和集成电路之间交换数据的一处理单元；和-第二振荡器，其输出端提供一第二时钟信号，第二时钟信号具有一一高于转换频率的工作频率，该接口模块还包括有一转换装置，该转换装置根据自该微控制器所接收的一控制信号的值将第一时钟信号或第二时钟信号传送到该连接器的时钟端。
灵巧读卡器通常用于诸如便携式无线电话或电视信号译码器之类的用来接收和/或发送数据的装置中。在这种应用中，该灵巧卡包括用于该装置的操作所必要的数据，例如，一能够识别将该灵巧卡插入该读卡器中的用户的代码，并且该装置允许这个用户执行。当一卡被插入该读卡器中时，这二个单元在二个连续的工作模式中相互作用在称为初始化模式的第一模式中，该系统还未工作。该读卡器首先检测灵巧卡的存在并随后将在该灵巧卡的表面上的集成电路置为标称工作状态，这就是说，特别提供一电压到那里或初始化数据通路从而使该集成电路可与该读卡器相通信。在称为永久模式的第二模式中，该集成电路配有一电压并且接收一具有工作频率的一时钟信号，并且该数据通路准备传送在该读卡器和集成电路之间的数据。在初始模式中，该集成电路必须接收一具有可不同于工作频率的频率的时钟信号。在该初始模式期间一具有低于工作频率(使用低于工作频率更为可取)的称为转换频率的频率的信号能降低该集成电路的能耗。这样一种选择特别有利于用来供给集成电路的电源是一电池作为其能源的例如便携式无线电话的应用场合。在初始模式的最后，接口模式将转换被提供至连接器的时钟端的信号。这种转换是由该转换装置来实现的，当它接收由控制信号的某些值所表示的命令时，用在永久模式期间构成该集成电路的时钟信号的第二时钟信号置换在初始模式期间构成该集成电路的时钟信号的时钟信号。
借助于由控制信号所控制的简单多路转换原理上可执行将一时钟信号转换成另一时钟信号。这种多路转换是异步的。如果第一和第二时钟信号分别是在无效和有效状态，则该时钟信号从一个转换到另一个时，所述转换将导致在信号被传送到该时钟端中出现一不希望的有效边沿，这种不希望的边沿既不是由第一时钟信号也是不是由第二时钟信号所产生的。这样一个不希望的有效边沿可能会对该集成电路的工作带来损害。为了防止这种缺点，可产生每一个均与该时钟信号中的一个相关联的二个授权信号并存贮在存贮触发器中，如果它的相关联信号是在有效状态中则由该控制信号所选择的时钟信号随后仅被转送到该时钟端。在两个周期中会使得从一时钟信号转换到另一时钟信号在第一周期中，在存贮触发器中与被存贮的第一时钟信号相关联的授权信号是无效的，也就是说，在复位到零输入端它接收一有效信号，这个信号阻挠第二时钟信号向该时钟端的传送，在此之后，在第二周期中，在存贮触发器中与被存贮的第二时钟信号相关的授权信号是有效的，也就是说，在它的复位到零输入端它接收一能够使第二时钟信号传送到该时钟端的一无效信号。既使这样一种工作模式能够防止在信号传送到该时钟端中出现不希望的边沿，但是也会呈现另一个缺点。由于对于该触发器的无效即在该转换之前是有效，和对于该触发器的有效即在该转换之后必须无效这二个步骤是必须的，所以在该转换处理期间在由该控制信号所造成的所述信号的选择之后所立即出现的所希望的第二时钟信号的有效边沿可能会被忽略，这就不利于该集成电路的工作。
本发明的目的是通过建议一种在其中安置有转换电路和的一种灵巧读卡器，从而在一单一步骤中将一时钟信号转换为另一时钟信号而不会在该信号传送到时钟端中出现不希望的有效边沿来克服上述的缺点。
根据开头一段的灵巧读卡器，本发明的特征是该接口模块的转换装置包括一相位检测器，考虑到由所述有效状态所决定的利用该转换装置的控制信号，当第一和第二时钟信号具有准同时有效边沿时该相位检测器具有提供一适合于一有效状态的信号的输出。
该相位检测器可使该转换装置的任何转换与第一和第二时钟信号的有效边沿同时发生。同时发生的条件能够避免该转换所导致的在信号传送到该时钟端中出现的不希望的有效边沿。此外，当该转换发生在一单一步骤和准同时时，在该转换处理期间不会冒着忽略在该转换之后第二时钟信号的一有效边沿将出现一开始时间的危险。
该相位检测器可用各种方式来实现。相位检测器通常用于用来接收无线电信号的谐振器内侧的锁相环中。这些相位检测器用来处理模拟信号，常常具有复杂的结构。在一实施例中由于它的简单而成为特殊的优点，根据本发明的一灵巧读卡器其特征是，包括在该接口模块中的相位检测器具有用来分别接收第一和第二逻辑信号的第一和第二输入端，和一与所述第一和第二信号呈准同时有效边沿时用来提供适于一有效状态的信号的输出端，所述相位检测器包括有每一个具有一数据输出端、一进入有效状态的数据输入端和构成该相位检测器的输入端之一的一时钟输入端的第一和第二存贮触发器，第一和第二存贮触发器的数据输出端通过延迟单元分别连接到二输入端逻辑“与”门的第一和第二输入端，二输入端逻辑“与”门的输出端构成该相位检测器的输出端，该相位检测器包括有当该逻辑“与”门的第一输入端是有效状态同时第二存贮触发器的数据输出是无效状态时用来将第一存贮触发器的数据输出端置为无效状态，和当逻辑“与”门的第二输入端是有效状态同时第一存贮触发器的数据输出端是无效状态时用来将第二存贮触发器的数据输出端置为无效状态的装置。
该转换装置也可由各种方式来实现。在本发明的一最佳实施例中，该灵巧读卡器的接口模块包括具有用来接收逻辑信号的二个信号输入端、用来接收一控制信号的控制输入端和用来提供在该信号输入端上所接收的二个信号中的任一信号而作为该控制信号的值函数的一输出端的信号转换装置，该转换装置的特征是包括-如上所述的相位检测器，其输入端构成该装置的输入端；-多路转换器，具有二个数据输入端，其中的每一输入端与相位检测器输入端中的一输入端相连，一构成该装置的输出端的输出端，和一选择输入端；和-存贮触发器，它的数据输入端构成该装置的控制输入端，它们时钟输入端连接到相位检测器输出端，和它们数据输入端连接到多路转换器的选择输入端。
该转换装置的简单结构能够使以集成形式产生接口模块所需的硅表面减小到最低限度，从而降低了灵巧读卡器的制造成本。
如上所述，根据本发明的一灵巧读卡器可利于使用于一便携式电话中。本发明因此还涉及一包括一灵巧读卡器的无线电话，与一灵巧卡插入该读卡器时，则读卡器提供它的操作所必须的数据，其特征是该灵巧读卡器是上述类型的读卡器。
参考下面的实施例可更清楚地理解本发明的这些和其它的方面。
图1是表明根据本发明的一灵巧读卡器的一功能图；图2是表明包括在根据本发明的一灵巧读卡器中的一信号转换装置的电路图；图3表示在这种转换装置中所呈现的信号的演变的时序图；和图4示出了一包含有本发明的一实施例的灵巧读卡器的便携式电话。
图1示出了根据本发明的一灵巧读卡器。这种读卡器包括-连接器CON，用来与插入该读卡器的一灵巧卡的表面上的一集成电路进行电连接，并且称之为时钟端的其至少一端用来向所述集成电路提供一时钟信号CLK；-微控制器MC，用来与该集成电路交换数据并且管理它的电源和它的工作频率；-接口模块IM，插入在连接器CON和微处理器MC之间，包括有第一振荡器OSC1，例如，后面接有一分频器或不接分频器的晶体振荡器，其输出端用来提供一具有转换频率的第一时钟信号C1K1，该接口模块进一步包括有一处理单元PU，该处理单元PU能够在微控制器MC和集成电路之间进行数据交换；和-第二振荡器OSC2，它的输出端用来提供第二时钟信号C1K2，第二时钟信号C1K2具有一高于该转换频率的一工作频率。
该接口模块IM进一步包括一转换装置SW，用来根据从微控制器MC所接收的一控制信号Cmd的值而将第一或第二时钟信号C1K1、C1K2中的任一信号传送到连接器CON的时钟端。
该接口模块IM的转换装置SW包括有一相位检测器PD，具有一用来当第一和第二时钟信号C1K1和C1K2呈现准同时有效边沿时，考虑到由所述有效状态制约的转换装置SW的控制信号Cmd而提供一处于一有效状态的授权信号En的输出端。
该接口模块IM具有一重初始化输入端，用来接收来自该微控制器MC的一重初始化信号Res，该信号的功能是置换在它的初始配置中的转换装置SW。
该相位检测器PD使得该转换装置SW的任何转换与第一和第二时钟信号C1K1和C1K2的有效边沿同时出现。在以下的说明中将证明这个同时条件能在信号CLK传到时钟端中阻止导致出现一不希望的有效边沿的转换。
图2的电路图示出了包括转换装置SW和相位检测器PD的一最佳实施例。该相位检测器PD具有一用来分别接收第一和第二时钟信号C1K1和C1K2的第一和第二输出端，和一用来提供授权信号En的一输出端，该授权信号En当第一和第二时钟信号C1K1和C2K2呈现有效边沿时处于有效状态，即在这个例子中为上升沿，它是准同时的。该相位检测器PD具有第一和第二存贮触发器L1和L2，L1和L2的每一个具有一数据输出端Q1和Q2，一置于有效状态的数据输入端D1或D2，即在这个例子中，逻辑1电平是由电源端的+V电位来实现的，和一构成相位检测器PD的一个输入端的时钟输入端。在本实施例中，每一个存贮触发器L1或L2进一步具有一反相输出端Q1和Q2，和一复位至零输入端RZ1和RZ2，在这个例子中在所述存贮触发器L1或L2的数据输出端Q1或Q2上当接收逻辑1电平时它被置为有效状态，而当接收逻辑0电平时被置为无效状态。这个复位至零输入端被连接到三输入端逻辑“或”门01或02的一输出端。逻辑“或”门的第一输入端被连接到用来接收该重初始化信号Res的转换装置SW的一重初始化输入端。该逻辑“或”门01或02的第二输入端与相位检测器PD的输出端相连。逻辑“或”门01或02的第三输入端与二输入端逻辑“与”门A1或A2的一输出端相连。第一和第二存贮触发器L1和L2的数据输出端Q1和Q2通过延迟单元T1和T2分别连接到二输入端逻辑“与”门A3的第一和第二输入端，它的输出端构成了该相位检测器PD的输出端。与第一或第二存贮触发器L1或L2的一个相关联的该逻辑“与”门A1或A2的第一输入被连接到与所述存贮触发器L1或L2相关联的延迟单元T1或T2的输出端。与第一或第二存贮触发器L1或L2的一个相关联的逻辑“与”门A1或A2的第二输入端被连接到另一存贮触发器L2或L1的反相输出端Q2或Q1。
该转换装置SW进一步包括-多路转换器MX，具有一选择输入端，二个用来接收第一和第二时钟信号C1K1和C1K2的数据输入端，和一构成该转换装置SW的输出端并用来向该连接器的时钟端提供时钟信号CLK的一输出端；和-第三存贮触发器L3，它的数据输入端D3用来接收控制信号Cmd，它的时钟输入端连接到相位检测器PD的输出端和它的数据输出端Q3被连接到该多路转换器Mx的选择输入端。
该转换装置SW的工作可表述如下在初始状态，第一、第二和第三存贮触发器L1、L2和L3的数据输出端Q1、Q2和Q3是处于无效状态。首先假定该重初始化信号Res是处于无效状态。相位检测器PD永久地检验第一和第二时钟信号C1K1和C1K2。例如，当第一时钟信号C1K1呈现一有效边沿，即一上升沿时，数据输出端Q1或第一存贮触发器L1处于一有效状态，反相输出端Q1同时处于一无效状态。第二存贮触发器L2的复位至零输入端RZ2随后通过逻辑门A2和O2被强制为无效状态，并且如果第二时钟信号C1K2呈现一有效边沿则第二存贮触发器L2的数据输出端Q2可处于一有效状态。如果，在由第一延迟单元T1所引起的一延迟τ1的未端处，不出现这样一有效边沿，第二存贮触发器L2的反相输出端Q2一直处于有效状态并且逻辑门A1和O1的输出处于有效状态，这样使该存贮触发器L1的数据输出Q1重置为无效状态。另一方面，如果在由第一延迟单元T1所引起的延迟τ1消失之前第二时钟信号C1K2呈现一有效边沿，第二存贮触发器L2的反相输出端Q2处于无效状态并且阻止第一存贮触发器L1被重置为零。在由第二延迟单元T2所引起的延迟τ2的末端，第三逻辑“与”门A3的二个输入端是在有效状态并且授权信号En处于有效状态，发出第一和第二时钟信号的有效边沿的一准同时信号。
由第一和第二延迟单元T1和T2所引起的延迟τ1和τ2的持续时间选择将确定同时发生的标准的程度。这个持续时间越短，则第一和第二时钟信号C1K1和C1K2的有效边沿越靠近，以便考虑利用该相位检测器PD的同时。
当该控制信号Cmd是无效状态时，即，在初始化模式期间，第三存贮触发器L3的数据输出Q3是在无效状态并且它是由多路转换器MX所选择的第一时钟信号C1K1以构成传送到该连接器的时钟端的时钟信号CLK。当该控制信号Cmd为有效状态时，因此在永久模式中信号进入该通道，第三存贮触发器L3的数据输出Q3保持无效状态直至第一和第二时钟信号C1K1和C1K2的有效边沿的准同时被检测为止。该授权信号En随后呈现一能使第三存贮触发器L3的数据输出Q3为有效状态的有效边沿，因此命令该多路转换器MX选择第二时钟信号C1K2以构成传送到该连接口的时钟端的时钟信号CLK。第三存贮触发器L3的数据输出端Q3保持有效状态直至该重初始化信号Res为有效状态为止。另一方面，一旦该授权信号En处于有效状态，则第一和第二存贮触发器L1和L2通过逻辑“或”门01和02被重置为零并且准备检测第一和第二时钟信号C1K1和C1K2的有效边沿的一新的准同时。
图3示出了上述工作的一组时序图并且充分体现了本发明的优点。第一时钟信号C1K1具有一称之为转换频率的频率，该频率要比称之为永久频率的第二时钟信号C1K2的频率低4倍。在该初始化模式中，控制信号Cmd是在无效状态，即在这个例子中为逻辑O。该数据输出端Q3是在无效状态并且该第一时钟信号C1K1被选择以构成传送到该连接器的时钟端的时钟信号CLK。在t=to处，该相位检测器发送通过将授权信号En置为有效状态而使第一和第二时钟信号C1K1和C1K2的有效沿，即在这个例子中为上升沿，为同时的信号。该授权信号En的有效沿在由转换装置执行选择中是没有作用的，这是因为该控制信号Cmd一直是无效的原因。如上所述，该授权信号En进入有效状态的变化将该相位检测器的存贮触发器重置为零。仅仅当t=to+τ同时T=τ+τ’时所述存贮触发器进入无效状态的数据输出端的变化导致该授权信号En返回到无效状态，在本例中τ=τ1=τ2并且τ表示在该相位检测器中该电信号的其它传播延迟之和。在t=t1时，该控制信号Cmd处于有效状态，因此将信号改变到该永久模式。如果该转换装置仅仅由多路转换器构成，它的选择输入端接收该控制信号Cmd，则第二时钟信号C1K2从瞬间t1所选择以构成传送到该连接器的时钟端的时钟信号CLK。在不希望的有效沿AF,AF在该图中以虚线来表示，这种有效沿AF出现在信号CLK中，这种边沿将不能通过任何第一和第二时钟信号C1K1和C1K2所产生。在根据本发明的转换装置中，第三存贮触发器L3的数据输出Q3保持在无效状态直至第一和第二时钟信号C1K1和C1K2的准同时被检测为止，并且第一时钟信号C1K1还构成时钟信号CLK。在t=42时，该相位检测器通过将授权信号En置为有效状态而发送第一和第二时钟信号C1K1和C1K2的有效边沿的同时。授权信号En的有效沿能使第三存贮触发器L3的数据输出端Q3处于有效状态，因此命令多路转换器MX选择第二时钟信号C1K2以构成传送到该连接器的时钟端的时钟信号CLK。第三存贮触发器L3的数据输出Q3保持在有效状态，由所述触发器存贮，直至重初始化信号Res为有效状态为止。在t=t2+T处，该授权信号En返回到无效状态并且在t=t3处该控制信号Cmd也返回到无效状态，在第三存贮触发器的数据输出端Q3的状态处没有任何影响。
图4以高度图解的方式示出了包括有一灵巧读卡器的无线电话，当插入该读卡器时，所述灵巧卡提供用来操作该电话的所必须的电话数据。该电话包括一主壳体BOD和一可拆卸电池BAT，在图中为了示出连接器CON而将电池BAT从机壳BOD中分开。该连接器CON仅仅构成了包括在该电话中的灵巧读卡中的可见部分。该连接器CON用来当该灵巧卡被插入该读卡器中时连接在一灵巧卡的表面上的一集成电路。根据本发明的一灵巧卡能够在初始化模式期间减小在该灵巧卡表面上的该集成电路的能耗。在诸如用于电话的情况时提供给该集成电路的作为电源的能源是一电池的应用中这种选择具有特殊的优点。
权利要求
1.一种灵巧读卡器包括-连接器，用来与插入该读卡器的一灵巧卡的表面上的一集成电路进行电连接，该连接器中的称之为时钟端的至少一个端子向所述集成电路提供一时钟信号；-微控制器，用来与该集成电路交换数据并且管理它的电源和它的工作频率；-接口模块，插入在连接器和微处理器之间，包括有第一振荡器，它的输出端用来提供一具有转换频率的第一时钟信号，该接口模块还包括有一能够在微控制器和集成电路之间进行数据交换的处理单元；和-第二振荡器，它的输出端用来提第二时钟信号，第二时钟信号具有高于该转换频率的工作频率，该接口模式还包括有一转换装置，用来根据从微控制器所接收的一控制信号的值而将第一或第二时钟信号中的任一个信号传送到连接器的时钟端；该灵巧读卡器的特征是该接口模块的转换装置包括有一相位检测器，该相位转换器具有在第一和第二时钟信号呈现准同时有效边沿时，在由所述有效状态制约的转换装置的控制信号的控制下提供一处于有效状态的信号的输出端。
2.一相位检测器，具有用来分别接收第一和第二逻辑信号的第一和第二输入端，和用来当所述第一和第二信号呈现准同时有效沿时用来提供处于有效状态的信号的输出端，该相位检测器的特征是它包括第一和第二存贮触发器，每一存贮触发器具有一数据输出端，一置于有效状态的数据输入端和构成该相位检测器的输入端之一的时钟输入端，第一和第二存贮触发器的数据输出端分别通过延迟单元连接到二输入端逻辑“与”门的第一和第二输入端，该“与”门的输出端构成该相位检测器的输出端，该相位检测器包括有当该逻辑“与”门的第一输入端处于有效状态同时第二存贮触发器的数据输出端处于无效状态时用来将第一存贮触发器的数据输出端置为无效状态，和用来当该逻辑“与”门的第二输入端处于有效状态同时第一存贮触发器的数据输出处于无效状态时将第二存贮触发器的数据输出置为无效状态的装置。
3.一信号转换器，具有用来接收逻辑信号的二个信号输入端，一用来接收一控制信号的控制输入端和用来在该信号输入端接收任一信号作为控制信号的值函数的输出端，其特征是它包括如权利要求2所述的一相位检测器，它的输入端构成该装置的输入端；-多路转换器，具有二个数据输入端，每一输入端与该相位检测器输入中的一输入端相连，一构成该装置的输出端的输出端，和一选择输入端；和-存贮触发器，它的数据输入端构成该装置的控制输入端，它的时钟输入端连接到该相位检测器的输出端，和它的数据输出端连接到该多路转换器的选择输入端。
4.一无线电话，包括有一灵巧读卡器，当插入该读卡器时，所述灵巧卡提供用于它工作所必须的电话数据，其特征是该灵巧读卡器是如权利要求1所述的灵巧读卡器。
全文摘要
一种灵巧读卡器包括:连接器(CON),其一端向在卡上的集成电路提供时钟信号(CLK);微控制器(MC),与集成电路交换数据;接口模块(IM),包括产生第一时钟信号(C1K1)的第一振荡器(OSC1);和第二振荡器(OSC2),产生第二时钟信号(C1K2),接口模块(IM)还包括由微控制器(MC)控制的转换装置(SW),转换装置向该连接器(CON)的时钟端传送第一时钟信号(C1K1)或第二时钟信号(C1K2)中的任一个信号。根据本发明,转换装置包括相位检测器(PD),它使转换装置的任何转换与第一和第二时钟信号的有效沿同时发生。
文档编号G06K17/00GK1234566SQ9910089
公开日1999年11月10日 申请日期1999年1月20日 优先权日1998年1月20日
发明者P·迪加贝 申请人:皇家菲利浦电子有限公司