专利名称：确定节点间线路的方法和用其设计的半导体集成电路器件的制作方法
技术领域：
本发明涉及用于半导体集成电路器件的设计方法，特别涉及在半导体芯片上的电路块之间的信号线路的设计方法和用该设计方法设计的半导体集成电路器件。
在各种半导体集成电路器件中包括各种电路块，某些电路块的功能是等效的。下面将具有等效功能的电路块称为“相同电路块”。由于时间延迟导致半导体集成电路器件的功能紊乱，所以对于制造者来说，重要的是消除电特性例如相同电路块定时的差别。并行信号线路之间的电容耦合和交叉信号线路之间的电容耦合严重地影响按分割(sever)设计规则设计的信号传播速度。尤其是，电路块影响与其邻近的信号线路上的信号。
在日本专利申请公开No.5-343523中披露了消除来自电路块的不期望的影响的设计方法。现有技术的设计方法部分或完全禁止设计者使信号线路穿过相同电路块上的区域。
图1表示现有技术的设计方法。
如步骤SP1所示，现有技术的设计工作首先是，从表示将被集成在半导体芯片上的电路块和它们之间的互连的多条设计信息中选取相同电路块。一条设计信息表示禁止规则，该规则中不允许设计者使信号线路穿过和增加到相同电路块上。因此，如步骤SP2所示，禁止电路设计者在相同电路块上穿过信号线路。
接着，如步骤SP3所示，在半导体芯片上排列电路块。在电路块的排列中考虑由各电路块和互连占有的区域。如步骤SP4所示，从半导体芯片上的这些电路块中选择电路块，并通过信号线路或线路与另一电路块连接。在步骤SP4之后，如步骤SP5所示，检查一条设计信息，看看是否所有信号线路都已被连接在电路块之间。
如果在步骤SP5中的回答是否定的，那么控制返回步骤SP4，重复由步骤SP4和SP5组成的循环直至从否定回答改变为肯定回答。当控制重复循环时，如图2所示，要连接的多对节点a1/a2、b1/b2、c1/c2、d1/d2和e1/e2处于相同电路块1/2的两侧。如用大写字母“F”所示，相对于路径网格(lattice)3对称地排列相同电路块1和2。但是，禁止信号线路穿过相同电路块1/2上的区域。用阴影线表示禁止区域。由于这个原因，设计者必须在相同电路块1/2的周边外确定信号线路4a/4b/4c/4d/4e的路径，和使信号线路4a/4b/4c/4d绕过禁止区域。当把所有信号线路连接在电路块之间时，步骤SP5中的回答变为肯定，设计工作就完成了。
另一种现有技术的设计方法提出使信号线路穿过对称排列的成对相同电路块之间的区域。图3表示在半导体芯片上制备的集成电路的布图。参考序号5a/5b、6a/6b和7a/7b表示多块相同电路块。如用大写字母“F”所示，相同电路块5a/6a/7a与相同电路块5b/6b/7b对称地排列。把相同电路块5a/6a/7a和5b/6b/7b之间的区域规定为对信号线路有效的虚拟(virtual)网格，对称的线路贯穿该区域。如果连接节点a1/a2，那么信号线路8贯穿相同电路块5a/6a/7a和相同电路块5b/6b/7b之间的区域。
但是，半导体集成电路器件已经变得复杂化，设计者在现有技术的设计方法中会遇到以下问题。当制造者通过第一种现有技术的设计方法设计复杂的集成电路器件时，第一种设计方法要求大的半导体芯片。具体地说，把大量的相同电路块插入在复杂的集成电路器件中，第一现有技术的设计方法禁止设计者使用各相同电路块上的区域。相同电路块占有宽大的区域，禁止区域也就如此。信号线路必须绕过禁止区域，在相同电路块周围需要附加区域。附加区域扩大了半导体芯片。现在假设信号线路的十分之一有要与路径网格的200个线路等效的相同电路块连接的节点，那么设计者在相同电路块周围必须确定20个信号线路，20个信号线路需要为相同电路块占有区域的至少10％的附加区域。
另一方面，制造者在现有技术的设计方法中遇到的第二个问题是在路径的工作上有许多限制。具体地说，现有技术的第二设计方法要求在相互配对的相同电路块之间穿过对称性的线路。如果未设置对称性的线路，那么设计者不能在相同电路块旁设定信号线路的路径。例如，如果相同电路块5a固定在相同电路块5b右边的区域中，那么一对相同电路块5b/5a中断对称性的线路，设计者不能通过信号线路8连接节点a1/a2。如果设计者通过信号线路8连接节点a1/a2，信号线路仅影响相同电路块5b，相同电路块5a/5b在集成电路器件中不能等效地工作。由于这个原因，设计者需要在半导体芯片上重新排列电路块。
因此，本发明的主要目的在于提供一种确定信号线路路径的设计方法，该方法允许设计者在没有附加区域和对称性线路的情况下在相同电路块的两侧连接节点。
本发明的主要目的还在于提供半导体集成电路器件，该器件有在电路特性上相互相同的相同电路块。
为了实现本发明的目的，本发明提出从另一导电线路中分支出导电线路，以致被分支出的信号线路可在所有确定电路块之上延伸。
按照本发明的一个方案，提供一种确定在被电连接的节点之间的导电线路路径的设计方法，它包括以下步骤，从集成于衬底上的电路块中选择期望在电路特性上相互等效的某个电路块，把电路块排列在衬底的区域中和确定电路块之间的导电线路路径，其中，如果一个导电线路越过一个确定的电路块，那么为了穿过另一个确定的电路块，至少从上述一个导电线路中分支出一个导电辅助线路。
按照本发明的另一方案，提供在半导体芯片上制造的半导体集成电路器件，包括配有在电路特性上彼此等效的某些电路块的多个电路块和在多个电路块之间有选择地连接的多个导电线路，以及多个导电线路的其中至少一个穿过一个确定电路块，而且为了穿过另一个确定的电路块，从多个导电线路至少一个导电线路中分支出一个导电辅助线路。
参照附图结合以下的说明将更清楚地理解设计方法的特性和优点，其中图1是表示日本专利申请公开No.5-343523披露的现有技术设计方法的流程图；图2是表示采用日本专利申请公开No.5-343523披露的现有技术设计方法的半导体集成电路器件布图的平面图；图3是表示采用另一现有技术设计方法的半导体集成电路器件布图的平面图；图4是表示按照本发明的设计方法的基本步骤的流程图；图5是表示按照本发明方法设计的半导体集成电路器件的相同电路块的平面图；图6是表示按照本发明的另一设计方法的基本步骤的流程图7是表示按照图6所示方法设计的半导体集成电路器件的相同电路块的平面图；图8是表示按照本发明的另一设计方法的基本步骤的流程图；和图9是表示按照图8所示方法设计的半导体集成电路器件的相同电路块的平面图。
第一实施例图4表示采用本发明设计方法的基本步骤，图5表示半导体集成电路的局部布图。假设制造者把设计工作分配给半导体集成电路的设计者。在半导体芯片11上制造半导体集成电路器件，将称为“宏单元”的大量电路块12/13/14/15/16/17…组合在半导体集成电路中。电路块12/13/14/15/16/17…有待连接的接线端。图5中示出了几个接线端，分别标注符号18a/18b/18c/18d/18e/18f。设计者使用自动设置和自动确定路径的设计仪。
设计方法开始，准备表示集成在半导体芯片11上的电路块12/13/14/15/16/17和电路块之间的互连的设计数据段，把设计数据段存储在数据库中。如步骤SP11所示，设计者指示设计仪从电路块12-17中选取相同电路块12/13。预计在半导体集成电路的电路特性上相同电路块12/13是等效的。相同电路块的实例是动态电路。为了积蓄电荷在动态电路中插入电容器，电荷形成施加给另一电路块的电信号。如果不期望寄生电容器与动态电路的电容器耦合，那么寄生电容器会影响电荷的积蓄，并因此产生电信号。由于这个原因，当多个动态电路被并行排列时，设计者必须使多个动态电路上的寄生电容器的电干扰相同。
接着，如步骤SP12所示，设计者指示设计仪把电路块12-17排列在与半导体芯片11的有效区对应的区域上。设计仪考虑代表各电路块12-17电路结构和互连条件的设计数据段，把电路块12-17排列在该区域中。如用大写字母“F”和其镜像所示，把多个相同电路块12/13相对于对称的虚拟线14对称地排列。
在完成自动设置后，设计仪转到步骤SP13，开始自动确定路径。尽管在图5中未示出，但虚拟的路径二维地在类似网格的区域延伸，并用于自动确定路径。设计仪选出要与另一接线端连接的接线端，并通过从网格中选择的虚拟路径确定接线端之间的临时路径。用路径数据段表示临时的路径。如步骤SP14所示，设计仪检查路径数据段，查看临时的路径是否穿过任何一个相同电路块12/13。如果步骤SP14的回答是否定的，那么设计仪在接线端之间固定信号线路到临时路径，并把路径数据段存储在内部数据存储器中。然后，设计仪转到步骤SP15，检查内部数据存储器，查看所有信号线路是否都被固定。
另一方面，当设计仪对例如接线端18a和18d进行设计时，临时路径19a穿过相同电路块12，步骤SP14中的回答是肯定的。然后，设计仪转到步骤SP16。
在步骤SP16中，设计仪选取代表相对于相同电路块12的临时路径相关位置、构成临时路径一部分的虚拟路线的方向和用于临时路径19a的虚拟路线的布线电平的路径数据段。随后，如步骤SP17所示，设计仪确定穿过其它相同电路块13的延长部分19b，网格的未使用的虚拟通路用于延长部分19b。延长部分19b有相对于相同电路块13的相对位置，虚拟通路的方向和虚拟通路的布线电平分别与临时路径19a的虚拟通路的方向和虚拟通路的布线电平相同。
随后，如步骤SP18所示，设计仪把延长部分19b连接到临时路径19a上，并把接线端18a和18d之间的信号线路固定在临时路径和延长部分19a/19b的组合处。因此，在节点20a，信号线路被分成信号通路19a和延长部分19b。相同电路块12上的信号通路19a与相同电路块13上的延长部分19b在相对位置、方向和布线电平上是相同的，通过信号线路19a/19b的信号相同地影响相同电路块12/13。设计仪转到步骤SP15，检查内部数据存储器，查看所有信号线路是否都被固定。
当步骤SP15中的回答是否定的时候，设计仪返回步骤SP13，重复步骤SP13/SP14/SP16/SP17/SP18/SP15构成的循环，直至变为肯定回答。当设计仪重复循环时，接线端18b/18c和18e/18f之间的信号线路被分别固定在临时路径21a和延长部分21b的组合以及临时路径22a和延长部分22b的组合处。相对位置、虚拟通路的方向和虚拟通路的布线电平在临时路径21a/22a和延长部分21b/22b之间是相同的，信号线路上的信号相同地影响相同电路块12/13。
当由信号线路连接所有接线端时，步骤SP15中的回答变为肯定，设计仪终止自动确定路径。
从上述说明中可知，利用接线端18a/18b/18c和接线端18d/18e/18f之间的信号线路可等效地影响相同电路块12/13，并在电路特性上均衡相同电路块。
第二实施例图6表示本发明另一设计方法。采用第二实施例的设计方法大致包括步骤SP21至SP28。步骤SP21至SP26分别与步骤SP11至SP16相同，为简便起见下面不再说明。集中说明步骤SP27/SP28。
图7表示电路块12/13/31/32，相同电路块12/13被设置在电路块31/32之间。接线端33a/33b/33c将分别连接接线端33d/33e/33f。下面假设设计仪确定接线端33a和33d之间的信号线路路径，那么在步骤SP24中的回答是肯定的，如步骤SP16所示，设计仪选取代表相对于相同电路块12的相对位置、构成网格中临时路径34a一部分的虚拟通路方向和虚拟通路的布线电平的路径数据段。
随后，如步骤SP27所示，设计仪确定在接线端33a和33d之间用于信号通路的分支路径34b。分支路径34b有与临时路径34a相同的相对于相同电路块13的相对位置、网格的虚拟通路方向和虚拟通路的布线电平。
接着，如步骤SP28所示，设计仪把临时路径34a连接到在分支路径34b两端35a/35b的分支路径34b上，并把接线端33a和33d之间的信号线路固定在临时路径和分支路径34a/34b的组合处。在这种情况下，端部35a和35b之间的通路34c的总长度等于分支路径35b的总长度。
与确定接线端33a和33d之间的信号线路路径方法相同，设计仪确定在接线端33b/33c和33e/33f之间的其它信号线路路径。接线端33b和33e之间的信号线路相应于临时路径36a和分支路径36b的组合，临时路径36a和分支路径36b在节点37a/37b相互连接。同样，接线端33c和33f之间的信号线路相应于在临时路径38a和分支路径38b的组合，临时路径38a和分支路径38b在节点39a/39b相互连接。
采用第二实施例的设计方法可获得第一实施例的所有优点。此外，信号通过各信号线路例如34b/34c的分叉部分传播，相对于信号的阻抗被减小，与第一实施例中的情况不同。分叉部分有相同的长度，信号对相同电路块12/13的影响相同。
第三实施例图8表示本发明的又一设计方法。采用第三实施例的设计方法期望确定相同电路块42/43上接线端41a/41b/41c和接线端41e/41f之间的信号线路路径。设计仪也被用于自动设置和自动确定路径。
设计方法开始，制备代表集成在半导体芯片48上的电路块42/43/44/45/46/47和在电路块42-47之间的互连的设计数据段，把设计数据段存储在数据库中。
如步骤SP31所示，设计者指示设计仪从电路块42-47中指定相同电路块42/43。设计仪从数据库中选取代表相同电路块42/43的设计数据段，并在相同电路块42/43的周边内规定网格的未使用的虚拟通路。如步骤SP32所示，未使用的虚拟通路从未使用的虚拟通路中形成导电通路42a/42b/42c/42d/42e和43a/43b/43c/43d/43e，设计仪确定导电通路42a-42e和43a-43e自动确定路径。导电通路42a-42e有相对于相同电路块42的相对位置，对应于导电通路42a-42e的相对位置，导电通路43a-43e有相对于相同电路块43的相对位置。换句话说，导电通路42a-42e分别与导电通路43a-43e配对。
接着，如步骤SP33所示，与第一实施例相同，设计仪在对应于半导体芯片48的有效区的区域上排列电路块12-17。如用大写字母“F”和其镜像所示，把相同电路块42/43相对于对称的虚拟通路49对称地排列。
在自动放置完成之后，设计仪转到步骤SP34，开始自动确定路径。尽管图9中未示出，但虚拟的路径二维地在类似网格的区域上延伸，并用于自动确定路径。设计仪选取要连接另一接线端的接线端，并通过从网格中选择的虚拟路线确定在接线端之间的临时路径。用路径数据段表示临时路径。如步骤SP35所示，设计仪检查路径数据段，查看临时路径是否穿过任何一个相同电路块42/43。如果步骤SP35的回答是否定的，那么设计仪固定相对于临时路径的接线端之间的信号线路，并把路径数据段存储在内部数据存储器中。然后，设计仪转到步骤SP36，检查内部数据存储器，查看所有信号线路是否都被固定。
另一方面，当设计仪以接线端41a和41d为例进行工作时，相同电路块42隔开接线端41a和41d，步骤SP35的回答变为肯定。
随后，如步骤SP38所示，设计仪选择一个配对的导电通路42a/43a，配对的导电通路42a/43a连接配对的临时路径50a/50b。因此，设计仪把接线端41a和41d之间的信号线路固定在临时路径50a/50b和配对的导电通路42a/43a的组合处。设计仪转到步骤SP36。
设计仪检查数据库，查看所有的信号线路在步骤SP36中是否都被固定。当步骤SP36的回答是否定的时，设计仪重复由步骤SP34/SP35/SP37/SP38/SP36构成的循环，并在接线端之间固定信号线路。如果被连接的接线端由一个相同电路块42/43分隔开，那么设计仪使用配对的导电通路42b/43b、42c/43c/42d/43d或42e/43e，并把接线端中间的信号线路固定在临时路径和配对的导电通路的组合处。在这种情况下，配对的导电通路42b/43b形成配对的接线端41b/42e之间的信号线路，配对的导电通路42d/43d形成接线端41c和41f之间的部分信号线路。
当信号线路被固定时，步骤SP36的回答是肯定的，设计仪终止自动确定路径。
采用第三实施例的设计方法可获得第一实施例的所有优点。此外，由于在步骤SP32中已经确定了配对的导电通路42a/43a与42e/43e，所以步骤SP37的工作比步骤SP16的工作简单。
从以上说明可知，即使相同电路块把接线端与被连接的接线端分隔开，也可按穿过相同电路块和穿过在电路特性上等效的另一个相同电路块的方式分支信号线路，对于该信号线路来说，不需要附加任何区域。这可产生小的半导体芯片。
此外，信号线路的分支部分按相同的相对位置设置在相同电路块之间，信号线路上的信号对相同电路块的电路特性产生相同的影响。由于这个原因，相同电路块的信号同时到达相应的目的地，不会发生任何时间延迟。
最后，期望被等效的相同电路块上的分支部分有对称性。换句话说，不期望相互等效的相同电路块和其它相互等效的相同电路块共用对称的线路。在这种情况下，设计仪允许按交错方式排列配对的相同电路块。结果，本发明的设计方法增强了自动放置的灵活性。
尽管已经图示和说明了本发明的特定实施例，但对于本领域技术人员而言，在不脱离本发明的精神和范围的情况下，显然可以进行各种改变和改进。
如果期望多于两个以上的相同电路块在电路特性上相互等效，那么从连接于一个相同电路块上的信号线路中要分支多于一个的辅助线路，并穿过其它相同电路块。把信号线路和信号辅助线路设置在相对于相关相同电路块的某个相对位置上。
可以把各导电通路42a/42b/42d的两端连接到导电通路43a/43b/43d上。
如果忽略因相对位置之间的差别产生的电干扰，那么设计仪可以在相对位置之间引入差别。
在第二实施例中，通过改变信号通路和分支通路之间的宽度和/或厚度上的差别，可以使电阻相等。
步骤SP32和SP33可以相互交换。
权利要求
1．一种用于确定在电连接的节点之间(18a/18b/18c/18d/18e/18f；33a/33b/33c/33d/33e/33f；41a/41b/41c/41d/41e/41f)的导电线路路径的设计方法，包括以下步骤a)从集成在衬底(11；48)上的电路块(12-17；12/13/31/32；42-47)中选择电路特性相互等效的某些电路块(12/13；42/43)；b)在所述衬底的区域上排列所述电路块；和c)确定所述电路块之间导电线路路径，其特征在于，如果一个所述导电线路(19a1；21a；22b；34a；36a；38a；50a/50b/42a；42b；42d)穿过所述某些电路块(12；42)中的一个电路块，那么为了穿过所述某些电路块(13；43)的另一个电路块，从所述导电线路的所述一个导电线路中分支出至少一个导电辅助线路(19b；21b；22a；34b；36b；38b；43a；43b；43d)。
2．如权利要求1所述的设计方法，其中在所述一个电路块上设置的所述一个导电线路部分(19a；21a；22b；34a；36a；38a；42a-42c)有相对于所述某些电路块的一个电路块的第一相对位置，所述第一相对位置等同于相对于另一所述电路块的在所述另一个电路块上设置的所述至少一个辅助导电线路(19b；21b；22a；34b；36b；38b)部分的第二相对位置。
3．如权利要求2所述的设计方法，其中由网格的至少一个第一虚拟通路和所述网格的至少一个第二虚拟通路形成所述一个导电线路的所述部分和所述至少一个导电辅助线路的所述部分，所述至少一个第一虚拟通路与所述至少一个第二虚拟通路在方向和布线电平上是等同的。
4．如权利要求1所述的设计方法，其中至少一个导电辅助线路(19b；21b；22a；43a-43d)的一端连接所述一个导电线路(19a；21a；22b；42a-42d)。
5．如权利要求4所述的设计方法，其中设置于所述某些电路块的所述一个电路块上的所述导电线路部分中的所述一个的部分有相对于所述某些电路块的所述一个电路块的第一相对位置，所述第一相对位置等同于相对于另一所述电路块设置在所述另一个电路块上的所述至少一个辅助导电线路部分的第二相对位置。
6．如权利要求5所述的设计方法，其中由网格的至少一个第一虚拟通路和所述网格的至少一个第二虚拟通路形成所述一个导电线路的所述部分和所述至少一个导电辅助线路的所述部分，所述至少一个第一虚拟通路与所述至少一个第二虚拟通路在方向和布线电平上是等同的。
7．如权利要求1所述的设计方法，其中至少一个导电辅助线路(34b；36b；38b)的两端连接到所述一个导电线路(34a；36a；38a)上。
8．如权利要求7所述的设计方法，其中设置在所述一个电路块上的所述一个导电线路部分有相对于所述某些电路块的所述一个电路块的第一相对位置，所述第一相对位置等同于相对于另一所述电路块的在所述另一个电路块上设置的所述至少一个辅助导电线路部分的第二相对位置。
9．如权利要求8所述的设计方法，其中由网格的至少一个第一虚拟通路和所述网格的至少一个第二虚拟通路形成所述一个导电线路的所述部分和所述至少一个导电辅助线路的所述部分，所述至少一个第一虚拟通路与所述至少一个第二虚拟通路在方向和布线电平上是等同的。
10．如权利要求7所述的设计方法，其中直接通过所述一个导电线路的信号遇到第一电阻，该电阻大致等于相对于通过所述至少一个导电辅助线路的所述信号的第二电阻。
11．如权利要求10所述的设计方法，其中在未通过所述至少一个导电辅助线路的情况下，信号传播通路的长度大约等于通过所述至少一个导电辅助线路的信号传播通路的长度。
12．如权利要求1所述的设计方法，还包括步骤(SP32)，在该步骤中，在所述步骤a)和所述步骤c)之间，分别在所述一个电路块(12)周边和所述另一个电路块(13)周边内，形成至少一个第一导电通路(42a-42d)和至少一个第二导电通路(43a-43d)，和在步骤c中，分别由所述一个导电线路部分和所述至少一个导电辅助线路部分形成所述至少一个所述导电通路和所述至少一个第二导电通路。
13．如权利要求12所述的设计方法，其中所述至少一个第一导电通路和所述至少一个第二导电通路有相对于所述某些电路块的所述一个电路块的第一相对位置，并且所述至少一个第一导电通路和所述至少一个第二导电通路有相对于所述另一个电路块的第二相对位置，所述第一相对位置等同于所述第二相对位置。
14．如权利要求12所述的设计方法，其中所述至少一个导电辅助线路(34b；36b；38b)的一端连接到所述一个导电线路(34a；36a；38a)上。
15．如权利要求1所述的设计方法，其中所述步骤c)包括以下辅助步骤c-1)从所述电路块(SP13/SP23)的接线端中选择成对的接线端，c-2)在所述配对的接线端(SP13；SP23)之间确定临时线路路径，c-3)检查路径数据段，查看所述临时线路是否穿过所述一个电路块(SP14；SP24)，c-4)确定所述步骤c-1)的路径，以便如果在所述步骤c-3)中的回答是否定的时，重复由所述步骤c-1)至c-3)构成的第一循环，c-5)在没有选取所述步骤c-4)的情况下，如果在所述步骤c-3)中的回答是肯定的(SP16/SP17；SP26/SP27)，那么确定所述至少一个导电辅助线路的路径，c-6)将所述临时线路的路径连接到所述至少一个导电辅助线路的所述路径(SP18；SP28)上，c-7)检查已经确定的导电线路，查看所述电路块的所有所述接线端是否通过所述导电线路被连接(SP15；SP25)，c-8)如果在所述步骤c-7)中的回答是否定的，那么重复所述步骤c-1)至所述步骤c-7)，和c-9)如果在所述步骤c-7)中的回答是肯定的，那么终止所述步骤c)中给出的工作。
16．如权利要求12所述的设计方法，其中所述步骤c)包括以下辅助步骤c-1)从所述电路块中选择成对的接线端(SP34)，c-2)在所述成对的接线端之间确定临时线路路径(SP34)，c-3)检查路径数据段，查看所述临时线路是否穿过所述一个电路块(SP35)，c-4)如果在所述步骤c-3)中的回答是否定的，那么返回所述步骤c-1)，以便重复由所述步骤c-1)至c-3)构成的第一循环，c-5)如果在所述步骤c-3)中的回答是肯定的(SP37)，那么在没有选取所述步骤c-4)的情况下，选择所述至少一个第一导电通路和所述至少一个第二导电通路，c-6)将所述一个电路块两边的所述临时线路部分连接到所述至少一个第一导电通路和所述至少一个第二导电通路上(SP38)，c-7)检查已经确定的导电线路，查看所述电路块的所有所述接线端是否通过所述导电线路被连接(SP36)，c-8)如果在所述步骤c-7)中的回答是否定的，那么重复所述步骤c-1)至所述步骤c-7)，和c-9)如果在所述步骤c-7)中的回答是肯定的，那么终止所述步骤c)中给出的工作。
17．一种在半导体芯片上制造的半导体集成电路器件，包括配有在电路特性上相互等同的某些电路块(12/13；42/43)的多个电路块(12-17；12/13/31/32；42-47)；和在所述多个电路块之间有选择地连接的多个导电线路，其特征在于，所述多个导电线路的至少一个线路(19a/21a/22b；34a；36a；38a；50a/50b/45a)穿过所述某些电路块的其中一个电路块，为了穿过另外的所述某些电路块的一个电路块，从所述多个导电线路的至少一个线路中分支出导电辅助线路(19b；21b；22a；34b；36b；38b；42b)。
18．如权利要求17所述的半导体集成电路器件，其中所述导电辅助线路的一端连接到所述多个导电线路的至少一个线路上。
19．如权利要求17所述的半导体集成电路器件，其中所述导电辅助线路的两端连接所述多个导电线路的至少一个线路。
20．如权利要求17所述的半导体集成电路器件，其中所述导电辅助线路和所述多个导电线路的至少一个线路分别有在所述某些导电块的所述一个导电块上设置的第一部分和在所述某些导电块的所述另一个导电块上设置的第二部分，所述第一部分有相对于所述某些电路块的所述一个电路块的相对位置，该相对位置等同于相对于所述某些电路块的所述另一电路块的所述第二部分的相对位置。
全文摘要
把集成电路器件配置在半导体芯片(11)上,确定集成于半导体芯片上的电路块(14/15/16/17)之间的信号线路路径,其中为了穿过某些电路块的其它电路块(13),从穿过期望在电路特性上相互等同的某些电路块的一个电路块(12)的另一个导电线路(19a/21a/22b)中分支出导电线路(19b/21b/22a),从而使通过某些电路块导电线路的信号的电干扰相同。
文档编号G06F17/50GK1236985SQ9910089
公开日1999年12月1日 申请日期1999年1月25日 优先权日1998年1月26日
发明者沼口喜伴 申请人:日本电气株式会社