温晶振4对相邻两次GPS时间的秒脉冲间隔中的误差进行周期计数；若晶振4的周期计数的误差超过10次，则GPS时间无效；若晶振4的周期计数的误差不高于10次，则GPS时间有效。
[0041]由FPGAl进行校时的具体实现方式是:
[0042]a)获取FPGA内部校时功能模块的时间与接收到的GPS时间中有效时间的差值；
[0043]b)若FPGA内部校时功能模块的时间比GPS时间中有效时间慢，则逐步加快FPGA内部校时功能模块的时间，直至FPGA内部校时功能模块的时间与GPS时间中有效时间一致；gFPGA内部校时功能模块的时间比GPS时间中有效时间快，则逐步减缓FPGA内部校时功能模块的时间，直至FPGA内部校时功能模块的时间与GPS时间中有效时间一致。
[0044]4)将由FPGAl进行校时后的时间发送至FC总线5。
[0045]本发明的工作原理是:
[0046]系统刚上电时，由物理计数器2向时间服务器提供初始时间，物理计数器2上有电池3供电，在系统下电后仍能保持时间，时间是正确的，但是准确度不高，为时间服务器提供一个初始的时间。没有收到GPS时间时，时间服务器以物理计数器2提供的时间为基准，开始计时。接受到GPS时间后，根据高精度的晶振4判断GPS时间是否有效，如果无效，则不进行校时；如果有效，根据与GPS时间的差值调整本身计数的快慢，校时过程保证时间是连续的。校时后的时间通过485接口周期的发送到FC总线5上，供整个系统使用。
[0047]物理计数器2内部集成有32.768KHZ的晶体，物理计数器2外接电池3，保证在系统下电后，物理计数器2能正常计时；晶振4用于检测接受的GPS时间是否有效；FPGA内部实现GPS时间接受功能、手动输入时间功能、校时功能以及时间输出功能。
[0048]时间服务器要产生精确的时间，对接受的时间准确度有很高的要求，如果使用软件FIFO接受GPS时间，软件开销的时间不确定，不能保证校时算法功能块接受到GPS时间准确度，因此在FPGAl内部实现硬件解析GPS时间的功能块。
[0049]FPGAl根据GPS时间的帧格式，硬件解析数据帧，去掉帧中的开始位、检验位和停止位，把有效数据存储到固定的寄存器中，然后从这些寄存器中获取时间信息。
[0050]在物理计数器2提供的时间误差较大时，可采用手动输入时间的方式，把正确的时间通过提供的接口写入时间服务器中。
[0051]校时算法功能块中完成整个校时功能，上电后，校时算法功能块从物理计数器2获取初始时间，以此为基准，开始计时，当GPS时间有效后，判断本地时间与GPS时间的误差，如果本地时间比GPS时间慢，则本地时间跑快，如果本地时间比GPS时间快，则本地时间跑慢，一段时间后，本地时间会与GPS时间一致，从而完成校时功能。当手动输入时间时，输入的时间值直接把本地的时间覆盖，然后继续计时，保证在物理计数器2不能提供正确时间时，可手动修改时间。
[0052]校时后的时间通过485电平方式周期的发送到FC总线5上，使整个网络使用校时后的时间。发送时采用两路485方式，第一路为脉冲电平，第二路为数据，两边采用同一个时钟，脉冲有效4个周期后开始发送数据，保证数据发送的正确性。
【主权项】
1.一种时间服务器，其特征在于:所述时间服务器包括FPGA、物理计数器、恒温晶振、FC总线以及电池；所述物理计数器以及恒温晶振分别通过FPGA接入FC总线；所述电池与物理计数器相连。
2.根据权利要求1所述的时间服务器，其特征在于:所述FPGA包括GPS时间输入端、时间输出端以及用于对输入时间进行校正的校时功能模块；所述物理计数器、恒温晶振以及GPS时间输入端分别接入校时功能模块；所述校时功能模块通过时间输出端接入FC总线。
3.根据权利要求2所述的时间服务器，其特征在于:所述FPGA还包括与校时功能模块相连的手动时间输入端。
4.根据权利要求2或3所述的时间服务器，其特征在于:所述时间服务器还包括485通讯接口 ；所述时间输出端通过485通讯接口与FC总线相连。
5.根据权利要求4所述的时间服务器，其特征在于:所述恒温晶振的精度是0.05ppm。
6.一种基于权利要求3所述的时间服务器的时间提供方法，其特征在于:所述方法包括以下步骤: O系统上电，由物理计数器向FPGA提供初始时间，并且开始计时； 2)判断是否收到由GPS时间输入端提供的GPS时间；若否，则按照步骤I)的方式计时；若是，则进行步骤3); 3)由恒温晶振判断GPS时间是否有效，若有效，则由FPGA根据自身时间与GPS时间的快慢进行校时；若无效，则不进行校时，继续执行步骤3)直至GPS时间有效； 4)将由FPGA进行校时后的时间发送至FC总线。
7.根据权利要求6所述的时间提供方法，其特征在于:所述GPS时间包括时间信息以及秒脉冲；所述秒脉冲一直为低，为高时有效；所述秒脉冲的下降沿发送时间信息。
8.根据权利要求7所述的时间提供方法，其特征在于:所述步骤3)中由恒温晶振判断GPS时间是否有效的具体实现方式是: a)接收GPS时间； b)根据GPS时间的帧格式，解析数据帧，去掉帧中的开始位、检验位以及停止位，把有效数据存储到固定的寄存器中，由FPGA从存储有有效数据的寄存器中读取有效时间； c)由恒温晶振对相邻两次GPS时间的秒脉冲间隔中的误差进行周期计数；若晶振的周期计数的误差超过10次，则GPS时间无效；若晶振的周期计数的误差不高于10次，则GPS时间有效。
9.根据权利要求8所述的时间提供方法，其特征在于:所述步骤3)中由FPGA进行校时的具体实现方式是: a)获取FPGA内部校时功能模块的时间与接收到的GPS时间中有效时间的差值； b)若FPGA内部校时功能模块的时间比GPS时间中有效时间慢，则逐步加快FPGA内部校时功能模块的时间，直至FPGA内部校时功能模块的时间与GPS时间中有效时间一致；若FPGA内部校时功能模块的时间比GPS时间中有效时间快，则逐步减缓FPGA内部校时功能模块的时间，直至FPGA内部校时功能模块的时间与GPS时间中的有效时间一致。
【专利摘要】本发明涉及一种时间服务器，包括FPGA、物理计数器、恒温晶振、FC总线以及电池；物理计数器以及恒温晶振分别通过FPGA接入FC总线；电池与物理计数器相连。本发明提供了一种能满足嵌入式系统对高精度时间的要求、具有准确校时以及可提供高精度时间功能的时间服务器。
【IPC分类】G06F1-16
【公开号】CN104597964
【申请号】CN201310528687
【发明人】张伟栋, 李鹏, 谢文涛, 王卫东, 陈国 , 范超, 吴 琳, 汤艳飞, 文敏华, 王树争
【申请人】中国航空工业集团公司第六三一研究所
【公开日】2015年5月6日
【申请日】2013年10月30日