次提供给第二数据缓冲器、数据复用模块选择、第三数据缓冲器，扩展功能单元读取第三数据缓冲器缓存的数据；在写操作中，计算设备发出地址和控制信号给译码器和旁路开关阵列，译码器对地址和控制信号进行译码，解析出计算设备发出的指令为扩展功能单元对外部存储器的写操作，旁路开关阵列打开，同时地址和控制信号经译码器译码后由用户总线控制器发出地址和控制信号给扩展功能单元；扩展功能单元根据用户总线发出的地址和控制信号将数据依次提供给第三数据缓冲器、数据复用模块、第二数据缓冲器，从而将扩展功能单元的数据写入外部存储器相应地址。
[0028]根据本发明的计算系统可以大大降低计算设备设计的复杂性，使得计算设备可以仅需要专注于计算功能，通过扩展功能单元实现USB接口、打印接口、高速通信和并行计算等，也就降低了对专用模块的规格定义的要求，可以保持计算设备的通用性。利用扩展功能单元提供用户定制功能，从而仍然保持经济性。由于设备扩展装置可以使用标准的内存总线和内存插槽，因此，该计算设备扩展方案可以兼容原有的计算系统，并且低成本地提供新增功能。
【附图说明】
[0029]通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中:
[0030]图1示出现有的计算系统的示意性框图；
[0031]图2示出根据本发明的实施例的可扩展的计算系统的示意性框图；
[0032]图3示出根据本发明的一个实施例的设备扩展装置的示意性框图；
[0033]图4示出根据本发明的另一个实施例的设备扩展装置的示意性框图；以及
[0034]图5示出根据本发明的实施例的计算设备扩展方法的流程图。
【具体实施方式】
[0035]以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
[0036]本发明可以各种形式呈现，以下将描述其中一些示例。
[0037]图2示出根据本发明的实施例的可扩展的计算系统的示意性框图。计算系统200包括计算设备201，以及经由内存总线与计算设备201相连的外部存储器202。外部存储器202是计算设备201的外围部件。
[0038]在优选的实施例中，计算设备201为片上系统(SoC)，外部存储器202为同步动态随机存储器(SDRAM)。相应地，内存总线为SDRAM总线。
[0039]在优选的实施例中，外部存储器202包括主存储器和辅存储器。辅存储器是为了扩展系统带宽而附加的存储器。
[0040]计算设备201和外部存储器202之间经由内存总线传输数据信号以及地址和控制信号。相应地，内存总线包括地址总线、数据总线和控制总线。控制总线用于向外部存储器202提供读写信号，地址总线用于指定外部存储器202中的选中单元地址。数据总线是双向的，用于从计算设备201向外部存储器202传输待写入的数据，或者用于从外部存储器202向计算设备201传输已经读取的数据。
[0041]与图1所示的根据现有技术的计算系统不同，在本发明的计算系统200中，计算设备201没有直接与外部存储器202相连。替代地，本发明的计算系统200还包括设备扩展装置203和扩展功能单元204，并且设备扩展装置203位于计算设备201和外部存储器202之间。
[0042]设备扩展装置203提供内存总线的路由功能，使得计算设备201或者经由设备扩展装置203与外部存储器202相连，或者经由设备扩展装置203与扩展功能单元204相连。因此，计算设备201不仅可以经由内存总线访问外部存储器202，还可以经由内存总线与扩展功能单元204进行通信。
[0043]扩展功能单元204是通过设备扩展装置203扩展出来的新增的硬件资源。本申请并未限定扩展功能单元204的类型、形式、实现方式，也不假设其所在的硬件环境、或者更上层的应用环境。扩展功能单元204只表示在设备扩展装置203的支持下计算系统200中新增的硬件资源。
[0044]图2中的双向连接线表示内存总线和用户自定义总线，其中的数据流向是双向的。内存总线是外部存储器202 (例如，SDRAM、DDR-SDRAM、LPDDR-SDRAM等)使用的总线。用户自定义总线是扩展功能单元204和设备扩展装置203之间的总线。
[0045]在优选的实施例中，设备扩展装置203允许扩展功能单元204访问外部存储器202。因此，计算设备201和扩展功能单元204可以共用外部存储器202。
[0046]在优选的实施例中，扩展功能单元204是FPGA实现的各种逻辑功能单元。由于FPGA本身的可配置性，扩展功能单元204的功能可以灵活配置，以满足不同的应用需求，例如可以实现各种可能的并行计算、事务处理或实现各种外围设备接口。扩展功能单元204的可配置性使得计算系统200可以满足不同应用的功能需求。
[0047]采用该架构的计算系统200既可以充分利用计算设备201的计算处理能力，又可以利用扩展功能单元204提供高速通信、并行计算和外围设备接口，从而方便地扩展外围计算设备，形成一个性能和功能都比较强大的系统。因此，本实施例的系统可以大大降低计算设备201设计的复杂性，使得计算设备201可以仅需要专注于计算功能。根据本发明的计算系统200可以保持计算设备201的通用性，并且利用扩展功能单元204提供用户定制功能，从而仍然保持经济性。由于扩展功能单元204可以使用标准的内存总线和内存插槽，因此，该计算设备扩展方案可以兼容原有的计算系统，并且低成本地提供新增功能。
[0048]图3示出根据本发明的一个实施例的设备扩展装置的示意性框图。参见图2，设备扩展装置203实际上是串联在计算设备201和外部存储器202之间的内存总线上的路由装置。
[0049]在优选的实施例中，设备扩展装置203例如是包括三端口的扩展卡。第一端口用于提供插脚，与主板上的内存插槽相结合，从而提供计算设备201与设备扩展装置203之间的连接。第二端口用于提供内存插槽，与外部存储器202相结合，从而提供设备扩展装置203与外部存储器202之间的连接。第三端口用于提供扩展接口，例如USB端口，从而提供设备扩展装置203与扩展功能单元204之间的连接。
[0050]设备扩展装置203包括与第一至第三端口分别对应的数据缓冲器2031、2035和2037。数据缓冲器2031经由内存总线，从计算设备201获取数据信号或者向计算设备201提供数据信号。数据缓冲器2035经由内存总线，从外部存储器202获取数据信号或者向外部存储器202提供数据信号。数据缓冲器2037经由用户自定义总线，与扩展功能单元204进行通信。
[0051]在优选的实施例中，数据缓冲器2031、2035和2037分别为三态缓冲器。在三态缓冲器的使能输出端有效时，三态缓冲器实现正常逻辑输出，即逻辑值为O或I。在三态缓冲器的使能输出端无效时，三态缓冲器的输入端可以接收数据，但是输出端为高阻状态。
[0052]译码器2032和旁路开关阵列2033经由内存总线，从计算设备201获取地址和控制信号。译码器2032根据地址和控制信号产生选择信号。
[0053]在一个示例中，译码器2032根据地址和控制信号中的存储器片选信号产生选择信号。如果存储器片选信号为高电平，则选择信号指示存储操作。如果存储器片选信号为低电平，则选择信号指示扩展通信操作。
[0054]在另一个示例中，译码器2032根据地址和控制信号中的地址信号产生选择信号。例如，地址信号包括地址数据和保留数据。假定地址数据为N位，例如32位，那么可以将其中的M位(例如I位)作为保留位，用于指示计算设备201期望的操作类型。如果保留位为高电平，则选择信号指示存储操作。如果保留位为低电平，则选择信号指示扩展通信操作。
[0055]译码器2032将选择信号分别提供至数据缓冲器2031、2035和2037、旁路开关阵列2033、数据复用模块2034和用户总线控制器2036。
[0056]数据复用模块2034包括一个多路复用器2034a。根据选择信号，多路复用器2034a将数据缓冲器2031与数据缓冲器2035和2037中的一个相连。同时，根据选择信号，数据缓冲器2031以及数据缓冲器2035和2037中的一个处于选通状态，数据缓冲器2035和2037中的另一个处于未选通状态。
[0057]因此，设备扩展装置203根据选择信号，提供计算设备201与外部存储器202之间的连接，或者提供计算设备201与扩展功能单元204之间的连接，从而实现路由功能。
[0058]进一步地，如果选择信号指示