的效率的方法，其可以被实现为或包括为电子电路、逻辑器件、或集成电路的一部分，应当注意，本领域技术人员可以根据上述教导进行修改和变化。
[0062]得到的电子电路和集成电路芯片(包含通过用于跟踪数据的存储的时间戳计数器的动态分配来提高跟踪阵列的效率)可以由制造商以原始晶圆的形式分配(即，作为具有多个未封装芯片的单个晶圆)、作为裸芯片或封装的形式。在后一种情况下，芯片被安装在单个芯片封装中(诸如塑料载体、使引线固定到母板或其他高级载体)或多芯片封装中(诸如陶瓷载体，其具有表面互连或掩埋互连中的任何一个或二者)。在任何情况下，芯片然后与其他芯片、离散电路元件和/或其他信号处理设备集成，作为(a)诸如母板的中间产品、或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何陈品，从低端应用到具有显示器、键盘火气太输入设备以及中央处理器的高级计算机产品。
[0063]以下权利要求书中的所有装置或步骤加功能单元的相应结构、材料、动作和等价意在包括用于结合如具体要求保护的其他要求保护的元件相结合地执行功能的任何结构、材料或动作。本公开的描述是处于说明和描述的目的提出的，而不非意在是穷尽的或限制为所公开的形式。在不脱离本公开的范围和精神的情况下，许多修改和变化对于本领域普通技术人员来说是显而易见的。实施例被选择和描述为最好地解释本公开的原理和实际应用，并且使本领域普通技术人员能够理解本公开，具有各种修改的各种实施例适用于预期的具体使用。
[0064]虽然已经仅结合有限数目的实施例具体描述了本公开，但是应当容易理解的是，本发明不限于这些公开的实施例。相反，本发明可以被修改以包含此前未描述但是符合本公开的精神和范围的任何数目的变体、替代、替换或等同布置。另外，虽然已经描述了本公开的各种实施例，但是应当理解，本公开的各方面可以仅包括所述实施例中的一些。因此，本公开不被视为受前面的描述的限制。对单数元件的引用不意在指“一个且仅一个”，除非具体阐述，而是指“一个或多个”。对本领域普通技术人员已知或未来已知的该公开中描述的各种实施例的元件等同的所有集合和功能通过引用明确包含于此，并且意在由本公开所包含。因此，应当理解，可以在如所述权利要求概括的本公开的范围内所公开的具体实施例中进行改变。
【主权项】
1.一种用于通过动态地分配时间戳计数器来提高跟踪阵列的效率的方法，所述方法包括: 由处理器基于信号在跟踪总线上存在的连续周期的数目来确定用于所述信号的时间戳； 由所述处理器将所述时间戳的第一部分写入到为跟踪条目的时间戳分配的存储器；以及 由所述处理器利用所述跟踪条目的所述时间戳的第二部分来覆写所述跟踪条目的一个或多个空闲比特。
2.根据权利要求1所述的方法，所述方法进一步包括: 由所述处理器接收跟踪要求数据，其中所述跟踪要求数据指定哪些信号将要被捕获并且被跟踪条目存储；以及 由所述处理器至少部分地基于由所述跟踪要求数据指定的所述信号中的一个或多个信号来创建所述跟踪条目。
3.根据权利要求2所述的方法，其中所述跟踪要求数据指示以下之一或二者:(i)将要被存储为所述跟踪数据的一部分的信号、以及(ii)非将要被存储为所述跟踪数据的一部分的信号。
4.根据权利要求1所述的方法，其中由所述处理器利用所述时间戳的所述第二部分来覆写所述空闲比特包括: 由所述处理器识别空闲比特的顺序部分和非顺序空闲比特；以及由所述处理器将时间戳的所述第二部分写入到所识别的空闲比特的所述顺序部分和非顺序空闲比特上。
5.根据权利要求1所述的方法，其中所述一个或多个空闲比特包括与非将要被捕获和由所述跟踪条目存储的信号相对应的信息。
6.根据权利要求1所述的方法，所述方法进一步包括: 由所述处理器使用掩蔽寄存器来记录空闲比特的位置，其中所述掩蔽寄存器包括具有如下值的比特的阵列，所述值与不存在或存在空闲比特相对应地分别为O或I。
7.根据权利要求1所述的方法，所述方法进一步包括: 由所述处理器使用按比特或运算来组合反向掩蔽寄存器和计数器并且将输出存储在所述计数器中； 由所述处理器使计数器的值递增I并且将所述输出存储在所述计数器中； 由所述处理器使用按比特与运算来组合掩蔽寄存器和计数器并且将所述输出存储在所述计数器中；以及 由所述处理器使用按比特或运算来组合计数器和数据条目并且将所述输出存储在所述数据条目中。
8.一种逻辑器件，所述逻辑器件被配置为动态地分配时间戳计数器，所述逻辑器件包括: 被配置为基于信号在跟踪总线上存在的连续周期的数目来确定用于所述信号的时间戳的硬件电路组件； 被配置为将所述时间戳的第一部分写入到为跟踪条目的时间戳分配的存储器的硬件电路组件；以及 被配置为利用所述跟踪条目的所述时间戳的第二部分来覆写所述跟踪条目的一个或多个空闲比特的硬件电路组件。
9.根据权利要求8所述的逻辑器件，所述逻辑器件进一步包括: 被配置为接收跟踪要求数据的硬件电路组件，其中所述跟踪要求数据指定哪些信号将要被捕获并且被跟踪条目存储；以及 被配置为至少部分地基于由所述跟踪要求数据指定的所述信号中的一个或多个信号来创建所述跟踪条目的硬件电路组件。
10.根据权利要求9所述的逻辑器件，所述逻辑器件进一步包括: 被配置为至少部分地基于接收到的跟踪要求数据来识别以下之一或二者的硬件电路组件:(i)将要被存储为所述跟踪数据的一部分的信号、以及(ii)非将要被存储为所述跟踪数据的一部分的信号，其中所述一个或多个空闲比特包括与非将要由所述跟踪条目存储的信号相对应的信息。
11.根据权利要求8所述的逻辑器件，所述逻辑器件进一步包括: 被配置为识别空闲比特的顺序部分和非顺序空闲比特的硬件电路组件；以及 被配置为将时间戳的所述第二部分写入到所识别的空闲比特的所述顺序部分和非顺序空闲比特上的硬件电路组件。
12.根据权利要求8所述的逻辑器件，所述逻辑器件进一步包括: 被配置为使用掩蔽寄存器来记录空闲比特的位置的硬件电路组件，其中所述掩蔽寄存器包括具有如下值的比特的阵列，所述值与不存在或存在空闲比特相对应地分别为O或I。
13.根据权利要求8所述的逻辑器件，所述逻辑器件进一步包括: 被配置为使用按比特或运算来组合反向掩蔽寄存器和计数器并且将输出存储在所述计数器中的硬件电路组件； 被配置为使计数器的值递增I并且将所述输出存储在所述计数器中的硬件电路组件； 被配置为使用按比特与运算来组合掩蔽寄存器和计数器并且将所述输出存储在所述计数器中的硬件电路组件；以及 被配置为使用按比特或运算来组合计数器和数据条目并且将所述输出存储在所述数据条目中的硬件电路组件。
【专利摘要】本发明的实施例涉及用于通过动态地分配时间戳计数器来提高跟踪阵列的效率的方法和设备。处理器基于信号在跟踪总线上存在的连续周期的数目来确定用于该信号的时间戳。处理器将将时间戳的第一部分写入到为跟踪条目的时间戳分配的存储器。处理器利用跟踪条目的时间戳的第二部分来覆写一个或多个识别的空闲比特。
【IPC分类】G06F11-36
【公开号】CN104714883
【申请号】CN201410666076
【发明人】S·巴拉苏布拉马尼安, P·N·查特纳哈利, R·波撒兰卡
【申请人】国际商业机器公司
【公开日】2015年6月17日
【申请日】2014年11月19日
【公告号】US20150169429