推测中断信号的制作方法
【技术领域】
[0001]本公开涉及数据处理系统领域。更具体地，本公开涉及对来自多个不同的源的中断信号的接收进行管理，并裁定与那些不同中断源相关联的优先等级的机制。
【背景技术】
[0002]已知的是提供了与可能同时待定的不同中断信号相关联的优先等级之间进行裁定的中断控制器。在实时处理系统中，大量的潜在中断源可用于触发不同的处理响应。这些中断源中的一些与其他中断源相比会具有与其相关联的较高的优先等级。因此，中断与各自的优先等级相关联，并且当多个中断同时被认定时，这些优先等级被比较以确定最高优先等级的中断，使得最高待定优先中断(HPPI，highest pending pr1rity interrupt)可被识别。HPPI会在其他待定中断之前被选取用于处理。
【发明内容】
[0003]本公开的至少一些示例实施例提供了用于处理数据的装置，包括:
[0004]中断信号接收器，被配置为接收具有各自优先等级的多个中断信号；
[0005]优先等级裁定器，耦合到所述中断信号接收器，并被配置为在给定时间同时被认定的中断信号中确定最高优先等级，所述最高优先等级的所述确定在给定时间之后的裁定完成时间完成；以及
[0006]触发电路，耦合到所述中断信号接收器电路，并被配置为与所述优先等级裁定器并行操作以认定触发信号，其中，所述触发信号用于在所述多个中断信号中的一个或多个中断信号被认定时，在所述裁定完成时间之前启动中断处理。
[0007]本技术承认并利用如下的实现:优先裁定可以与发送中断信号以启动中断处理分离并与其并行处理。系统可推测其收到的中断信号为HPPI。实际上，该推测在多数情况下很可能会是正确的，并且由于中断等待时间的减少获得的性能远大于从不正确推测中恢复产生的影响。
[0008]本公开的至少一些示例实施例提供了用于处理数据的装置，包括:
[0009]中断信号接收装置，用于接收具有各自优先等级的多个中断信号；
[0010]优先等级裁定装置，被耦合到所述中断信号接收装置，用以在给定时间同时被认定的中断信号中确定最高优先等级，所述最高优先等级的所述确定在所述给定时间之后的裁定完成时间完成；以及
[0011]触发装置，被耦合到所述中断信号接收装置，用以与所述优先等级裁定装置并行操作以认定触发信号，其中，所述触发信号用于在所述多个中断信号中的一个或多个中断信号被认定时，在所述裁定完成时间之前启动中断处理。
[0012]本公开的至少一些示例实施例提供了用于处理数据的方法，包括步骤:
[0013]接收具有各自优先等级的多个中断信号；
[0014]在给定时间同时被认定的中断信号中确定最高优先等级，所述最高优先等级的所述确定在所述给定时间之后的裁定完成时间完成；以及
[0015]与所述最高优先等级的所述确定并行，认定触发信号，其中，所述触发信号用于在所述多个中断信号中的一个或多个中断信号被认定时，在所述裁定完成时间之前启动中断处理。
[0016]通过下面结合附图阅读的示例实施例的详细描述，本公开的上面所述的以及其他目标、特征和优势将是显而易见的。
【附图说明】
[0017]图1示意性地示出了包括中断控制器和可编程处理器的处理系统；以及
[0018]图2示意性地示出了在图1的系统中用于中断处理的流程。
【具体实施方式】
[0019]图1示意性地示出了包括中断控制器3和例如以可编程处理器内核形式的可编程处理电路4的数据处理系统2，所述可编程处理器内核执行程序指令可能会遭受通过来自中断控制器3的中断信号的中断，以便触发中断服务程序(ISR，interrupt serviceroutine)的执行。这种总体布置对那些在实时处理系统技术领域的人员是熟知的。
[0020]中断控制器包括中断信号接收器6、屏蔽电路8、优先等级裁定器10和触发电路12。中断信号接收器6接收各自具有相关联的优先等级的多个中断信号。优先等级根据软件控制设定并存储在存储器14内。
[0021]可编程优先等级被提供给优先等级裁定器10，以便其可执行优先等级裁定，所述优先等级裁定发生在裁定期间，并在中断被认定的给定时间后的裁定完成时间完成。屏蔽电路8向通过中断信号接收器6接收的中断信号提供屏蔽值，并向优先等级裁定器10和触发电路12传递那些没有被应用的屏蔽值屏蔽掉的中断信号。根据中断优先等级(值)和当前处理器优先等级通过屏蔽更新电路确定屏蔽值，使得只有那些优先等级高于当前处理器优先等级的中断被允许通过屏蔽电路8，并到达优先等级裁定器10和触发电路12。每当可编程优先值(等级)中的一个优先值(等级)改变或处理器优先等级改变时，屏蔽更新电路会随即更新所应用的屏蔽值。可采用一些处理周期完成这种屏蔽值的更新，但是一旦完成就会使中断不能到达处理电路4，除非它们的优先等级高于处理电路4的当前优先等级。这会帮助避免如下所述的极端情况，其中重复推测的中断的触发阻止了在由处理电路4执行的处理内的推进。
[0022]从屏蔽电路8出现的中断被并行传送到优先等级裁定器10和触发电路12。触发电路12可以是相对简单宽泛的或(OR)电路，该电路会在对其任意的输入被认定时产生触发信号IRQ。可执行这种简单或功能的等待时间相对较低，有利地相应发出触发信号的延迟较低。在优先等级裁定器10已经完成其裁定操作之前，相应地在裁定完成时间已经到达之前向处理电路4发出触发信号。
[0023]在包括大量中断的系统中，优先等级可以是细粒度的并用多比特数来表示。比较潜在的大量多比特数以确定HPPI是相当长的等待时间与其相关的处理。被认定的中断信号可以被服务的等待时间是许多实时处理系统中重要的性能参数。可减少认定中断信号和启动相关联的中断之间的延迟的措施是有利的。
[0024]在中断信号被触发电路12接收的同时，优先等级裁定器10从屏蔽电路8接收中断信号。优先等级裁定器10还接收与那些信号相关联的优先等级。中断信号与其中断编号相关联，该中断编号相应于接收中断信号处的中断信号接收器6的物理输入。优先等级裁定器10执行在任意给定时间同时被认定的中断信号中确定最高优先等级的功能。在作为识别最高优先待定中断(HPPI)的信号的结果从优先等级裁定器10输出之前，该确定花费了裁定等待时间。该HPPI信号可包括作为HPPI的中断信号标识符的中断编号以及与HPPI相关联的优先等级。
[0025]HPPI特征数据作为优先数据被存储在处理电路4中的优先数据存储器16内。直到中断处理已经由触发电路12产生的IRQ信号启动之后，该优先数据才被写入优先数据存储器16内。中断处理的启动相应地没有被延迟来等待产生识别HPPI的信号。
[0026]处理电路4包括中断处理控制电路18，该中断处理控制电路18接收触发信号IRQ，并通过首先控制状态保存操作(比如保存当前寄存器文件内容)，随后开始执行程序指令的中断服务程序(ISR)来启动中断处理。中断处理的最初部分(比如状态保存)是可撤销(reversible)的，使得如果中断处理被错误地推测，状态数据也不会丢失并且中断处理可以被终止。
[0027]处理电路4中的终止控制器20对写入优先数据存储器16的优先数据进行响应，以确定与已经被推测启动的中断相关联的优先等级是否高于当前处理器的优先等级。如果终止控制器20确定HPPI优先等级不再高于当前处理器优先等级，则终止控制器20用于终止在中断处理控制器18的控制下执行的中断处理。与通过触发信号启动的中断处理相比，HPPI数据可用的相对时间可以使得仅有很容易撤销的状态保存操作在时间点发生，从而在没有过度复杂或延迟的情况下可以简单返回到之前执行的处理，并且被启动的中断可以被视为假中断。
[0028]图2是示意性地示出由图1的系统执行的处理的流程图。在给定时间认定的中断构成随后遭受中断控制器的处理的中断状态22。执行优先排序24的优先等级裁定器10与启动推测26的触发电路12并行操作，所述推测26导致发出触发信号以启动中断处理以及产生早期IRQ信号28。优先排序24由优先等级裁定器10执行，并导致产生HPPI的中断标识符30，适当的话还导致产生非推测IRQ信号32。