一种缓存信元数据的方法、装置和设备的制造方法
【技术领域】
[0001]本发明涉及计算机领域，特别涉及一种缓存信元数据的方法、装置和设备。
【背景技术】
[0002]VCS(Variable Cell Switch，变长信元交换)芯片用于连接两个节点且将其中一节点的信元数据发送给另一节点。VCS芯片中包括多个S2P(Serial To Parallel，串并转换)单元、多个P2S (Parallel To Serial，并串转换)单元和一个缓存空间，每个S2P单元与缓存空间之间以及每个P2S单元与缓存空间之间通过并行总线连接。在VCS芯片发送信元数据时，S2P单元接收该一节点发送的信元数据，将该信元数据缓存在缓存空间中，VCS芯片从缓存空间中取出信元数据，将该信元数据发送给P2S单元，P2S单元将该信元数据发送给该另一节点。
[0003]对于VCS芯片中的每个S2P单元，该S2P单元缓存信元数据的过程如下:接收信元数据，该信元数据为串行数据，将该信元数据切分成宽度都小于或等于与该S2P单元连接的并行总线宽度的串行信元块，将每个串行信元块进行串并转换得到每个并行信元块，将每个并行信元块存储在该S2P单元缓存的传输队列中；在每个传输时隙，该S2P单元只能将其缓存的传输队列中的一个并行信元块写入缓存空间中。
[0004]在实现本发明的过程中，发明人发现现有技术至少存在以下问题:
[0005]当并行信元块的宽度小于并行总线的宽度时，将该并行信元块写入缓存空间中时也占用一个传输时隙，浪费传输时隙，从而导致传输时隙的利用率低。
【发明内容】
[0006]为了解决现有技术的问题，本发明提供了一种缓存信元数据的方法、装置和设备。技术方案如下:
[0007]第一方面，本发明提供了一种缓存信元数据的方法，所述方法包括:
[0008]从串并转换S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块；
[0009]将所述多个并行信元块拼接为一个并行信元块；
[0010]将所述拼接后的并行信元块通过所述并行总线写入所述S2P单元所在的变长信元交换VCS芯片的第一缓存空间中。
[0011]结合第一方面，在第一方面的第一种可能的实现方式中，所述从S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块，包括:
[0012]从S2P单元缓存的传输队列中选择预设数值个并行信元块；
[0013]从所述预设数值个并行信元块中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。
[0014]结合第一方面的第一种实现方式，在第一方面的第二种可能的实现方式中，所述方法还包括:
[0015]如果所述预设数值个并行信元块中不存在宽度之和小于或等于所述并行总线宽度的多个并行信元块，从所述预设数值个并行信元块和所述VCS芯片的第二缓存空间中获取宽度之和小于或等于所述并行总线宽度的多个并行信元块，所述第二缓存空间中缓存至少一个宽度小于所述并行总线宽度的并行信元块。结合第一方面，在第一方面的第三种可能的实现方式中，所述从S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块，包括:
[0016]从S2P单元所在的VCS芯片的第二缓存空间中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。
[0017]结合第一方面的第一种或者第二种实现方式，在第一方面的第四种可能的实现方式中，所述从所述预设数值个并行信元块中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块之后，还包括:
[0018]从所述预设数值个并行信元块中未选择的并行信元块中获取宽度小于所述并行总线宽度的并行信元块；
[0019]将所述获取的并行信元块写入所述VCS芯片的第二缓存空间中。
[0020]结合第一方面，在第一方面的第五种可能的实现方式中，所述方法还包括:
[0021]从所述VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；
[0022]将所述获取的并行信元块通过所述并行总线写入所述VCS芯片的第一缓存空间中。
[0023]第二方面，本发明提供了一种缓存信元数据的装置，所述装置包括:
[0024]选择模块，用于从串并转换S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块；
[0025]拼接模块，用于将所述多个并行信元块拼接为一个并行信元块；
[0026]缓存模块，用于将所述拼接后的并行信元块通过所述并行总线写入所述S2P单元所在的变长信元交换VCS芯片的第一缓存空间中。
[0027]结合第二方面，在第二方面的第一种可能的实现方式中，所述选择模块，包括:
[0028]选择单元，用于从S2P单元缓存的传输队列中选择预设数值个并行信元块；
[0029]第一获取单元，用于从所述预设数值个并行信元块中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。
[0030]结合第二方面的第一种实现方式，在第二方面的第二种可能的实现方式中，所述选择t吴块，还包括:
[0031]第二获取单元，用于如果所述预设数值个并行信元块中不存在宽度之和小于或等于所述并行总线宽度的多个并行信元块，从所述预设数值个并行信元块和所述VCS芯片的第二缓存空间中获取宽度之和小于或等于所述并行总线宽度的多个并行信元块，所述第二缓存空间中包括至少一个宽度小于所述并行总线宽度的并行信元块。
[0032]结合第二方面，在第二方面的第三种可能的实现方式中，所述选择模块，包括:
[0033]第三获取单元，用于从S2P单元所在的VCS芯片的第二缓存空间中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。
[0034]结合第二方面的第一种或者第二种实现方式，在第二方面的第五种可能的实现方式中，所述装置还包括:
[0035]第一获取模块，用于从所述预设数值个并行信元块中未选择的并行信元块中获取宽度小于所述并行总线宽度的并行信元块；
[0036]写入模块，用于将所述获取的并行信元块写入所述VCS芯片的第二缓存空间中。
[0037]结合第二方面，在第二方面的第五种可能的实现方式中，所述装置还包括:
[0038]第二获取模块，用于从所述VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；
[0039]所述缓存模块，用于将所述获取的并行信元块通过所述并行总线写入所述VCS芯片的第一缓存空间中。
[0040]第三方面，本发明提供了一种缓存信元数据的设备，所述设备包括:处理器和发射器;
[0041]所述处理器，用于从串并转换S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块；
[0042]所述处理器，用于将所述多个并行信元块拼接为一个并行信元块；
[0043]所述发射器，用于将所述拼接后的并行信元块通过所述并行总线写入所述S2P单元所在的变长信元交换VCS芯片的第一缓存空间中。
[0044]结合第三方面，在第三方面的第一种可能的实现方式中，所述处理器，还用于从S2P单元缓存的传输队列中选择预设数值个并行信元块；从所述预设数值个并行信元块中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。
[0045]结合第三方面的第一种实现方式，在第三方面的第二种可能的实现方式中，所述处理器，还用于如果所述预设数值个并行信元块中不存在宽度之和小于或等于所述并行总线宽度的多个并行信元块，从所述预设数值个并行信元块和所述VCS芯片的第二缓存空间中获取宽度之和小于或等于所述并行总线宽度的多个并行信元块，所述第二缓存空间中缓存至少一个宽度小于所述并行总线宽度的并行信元块。
[0046]结合第三方面，在第三方面的第三种可能的实现方式中，所述处理器，还用于从S2P单元所在的VCS芯片的第二缓存空间中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。
[0047]结合第三方面的第一种或者第二种实现方式，在第三方面的第五种可能的实现方式中，所述处理器，还用于从所述预设数值个并行信元块中未选择的并行信元块中获取宽度小于所述并行总线宽度的并行信元块；
[0048]所述处理器，还用于将所述获取的并行信元块写入所述VCS芯片的第二缓存空间中。
[0049]结合第三方面，在第三方面的第五种可能的实现方式中，所述处理器，还用于从所述VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；
[0050]所述处理器，还用于将所述获取的并行信元块通过所述并行总线写入所述VCS芯片的第一缓存空间中。
[