于该并行总线宽度的并行信元块，则从多组并行信元块中选择包含缓存时长最大的并行信元块的一组并行信元块，从而能够保证缓存时长最大的并行信元块能够及时写入VCS芯片的第一缓存空间中，避免出现并行信元块的传输时延过长，甚至出现并行信元块一直缓存在第二缓存空间中发不出去的情况。
[0138]步骤403:如果不存在，则从S2P单元缓存的传输队列中选择预设数值个并行信元块；
[0139]如果第二缓存空间中不存在宽度之和小于或等于该并行总线宽度的多个并行信元块时，则该S2P单元根据调度规则，从其缓存的传输队列中选择预设数值个并行信元块。
[0140]需要说明的是，该S2P单元从其缓存的传输队列中选择预设数值个并行信元块时，只是选定该预设数值个并行信元块，并没有将该预设数值个并行信元块从队列中取出。
[0141]调度规则和预设数值可以根据需要进行设置并更改，在本发明实施例中对调度规则和预设数值都不做具体限定。
[0142]步骤404:从该预设数值个并行信元块和第二缓存空间中获取宽度之和小于或等于该并行总线宽度的多个并行信元块；
[0143]如果该预设数值个并行信元块和第二缓存空间中存在多组宽度之和小于或等于该并行总线宽度的并行信元块，则从多组并行信元块中选择包含缓存时长最长的并行信元块的一组并行信元块，从而能够保证缓存时长最大的并行信元块能够及时写入VCS芯片的第一缓存空间中，避免出现并行信元块的传输时延过长，甚至出现并行信元块一直缓存在第二缓存空间中发不出去的情况。
[0144]步骤405:将该多个并行信元块拼接为一个并行信元块；
[0145]将该多个并行信元中的相邻两个并行信元块首尾进行连接，得到一个并行信元块。
[0146]步骤406:将该拼接后的并行信元块通过该并行总线写入VCS芯片的第一缓存空间中；
[0147]在当前传输时隙，将该拼接后的并行信元块输出到该并行总线上，通过该并行总线将该拼接后的并行信元块写入VCS芯片的第一缓存空间中。
[0148]进一步地，VCS芯片从第一缓存空间中获取该拼接后的并行信元块，将该拼接后的并行信元块发送给VCS芯片包括的P2S单元，由P2S单元将该拼接后的并行信元块拆分为多个并行信元块，将该多个并行信元块转换为多个串行信元块，将该多个串行信元块发送给目的节点。
[0149]步骤407:将该预设数值个并行信元块中未选择的并行信元块中宽度小于该并行总线宽度的并行信元块写入VCS芯片的第二缓存空间中。
[0150]从该预设数值个并行信元块中未选择的并行信元块中获取宽度小于该并行总线宽度的并行信元块；将获取的并行信元块写入VCS芯片的第二缓存空间中。
[0151]其中，VCS芯片的第二缓存空间用于暂时缓存该预设数值个并行信元块中未写入VCS芯片的第一缓存空间的并行信元块。
[0152]由于宽度较大的并行信元块可能不太好找到与该并行信元块宽度之和小于或等于该并行总线宽度的并行信元块，因此，在本步骤中也可以设定一个预设宽度，只将该预设数值个并行信元块中未选择的并行信元块中宽度小于预设宽度的并行信元块存储在VCS芯片的第二缓存空间中。
[0153]因此，本步骤可以为从该预设数值个并行信元块中未选择的并行信元块中获取宽度小于预设宽度的并行信元块，将获取的并行信元块写入VCS芯片的第二缓存空间中。
[0154]预设宽度小于并行总线宽度，且预设宽度可以根据需要进行设置；例如，预设宽度可以为并行总线宽度的一半等。
[0155]进一步地，将该预设数值个并行信元块中未选择的并行信元块继续存储在该S2P单元缓存的传输队列中。
[0156]进一步地，为了避免并行信元块传输时延过大，甚至出现并行信元块一直缓存在第二缓存空间中发不出去的情况，当检测到第二缓存空间中的并行信元块的缓存时长达到预设时长时，从VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；将获取的并行信元块写入VCS芯片的第一缓存空间中。
[0157]在本发明实施例中，从S2P单元缓存的并行信元块中选择宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块；将该多个并行信元块拼接为一个并行信元块；将该拼接后的并行信元块写入该S2P单元所在的VCS芯片的第一缓存空间中。本发明通过拼接并行信元块，能够将多个并行信元块占用一个传输时隙写入VCS芯片的第一缓存空间中，节省了传输时隙，提高了传输时隙的利用率。
[0158]实施例5
[0159]本发明实施例提供了一种缓存信元数据的设备，该设备可以为S2P单元，参见图5，该设备包括:处理器501和发射器502 ；
[0160]处理器501，用于从串并转换S2P单元缓存的并行信元块中选择宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块；
[0161]处理器501，用于将该多个并行信元块拼接为一个并行信元块；
[0162]发射器502，用于将该拼接后的并行信元块通过该并行总线写入该S2P单元所在的变长信元交换VCS芯片的第一缓存空间中。
[0163]进一步地，处理器501，还用于从S2P单元缓存的传输队列中选择预设数值个并行信元块；从该预设数值个并行信元块中获取宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块。
[0164]进一步地，处理器501，还用于如果该预设数值个并行信元块中不存在宽度之和小于或等于该并行总线宽度的多个并行信元块，从该预设数值个并行信元块和VCS芯片的第二缓存空间中获取宽度之和小于或等于该并行总线宽度的多个并行信元块，第二缓存空间中缓存至少一个宽度小于该并行总线宽度的并行信元块。
[0165]进一步地，处理器501，还用于从S2P单元所在的VCS芯片的第二缓存空间中获取宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块。
[0166]进一步地，处理器501，还用于从该预设数值个并行信元块中未选择的并行信元块中获取宽度小于该并行总线宽度的并行信元块；
[0167]处理器501，还用于将获取的并行信元块写入VCS芯片的第二缓存空间中。
[0168]进一步地，处理器501，还用于从VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；
[0169]处理器501，还用于将获取的并行信元块通过该并行总线写入VCS芯片的第一缓存空间中。
[0170]在本发明实施例中，从S2P单元缓存的并行信元块中选择宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块；将该多个并行信元块拼接为一个并行信元块；将该拼接后的并行信元块写入该S2P单元所在的VCS芯片的第一缓存空间中。本发明通过拼接并行信元块，能够将多个并行信元块占用一个传输时隙写入VCS芯片的第一缓存空间中，节省了传输时隙，提高了传输时隙的利用率。
[0171]实施例6
[0172]本发明实施例提供了一种缓存信元数据的系统，参见图6，其中，该系统包括:S2P单元601、第一缓存空间602、第二缓存空间603，并行总线604。
[0173]其中，该S2P单元601通过该并行总线604与第一缓存空间602连接，该S2P单元601直接与第二缓存空间603连接。
[0174]其中，该S2P单元601包括:选择模块，拼接模块和缓存模块；
[0175]选择模块，用于从S2P单元601缓存的并行信元块中选择宽度之和小于或等于与该S2P单元601连接的并行总线604宽度的多个并行信元块；
[0176]拼接模块，用于将该多个并行信元块拼接为一个并行信元块；
[0177]缓存模块，用于将该拼接后的并行信元块通过并行总线604写入S2P单元601所在的VCS芯片的第一缓存空间602中。
[0178]进一步地，该选择模块，包括:
[0179]选择单元，用于从S2P单元601缓存的传输队列中选择预设数值个并行信元块；
[0180]第一获取单元，用于从该预设数值个并行信元块中获取宽度之和小于或等于与S2P单元601连接的并行总线604宽度的多个并行信元块。
[0181]进一步地，该选择模块，还包括:
[0182]第二获取单元，用于如果该预设数值个并行信元块中不存在宽度之和小于或等于该并行总线604宽度的多个并行信元块，从该预设数值个并行信元块和VCS芯片的第二缓存空间603中获取宽度之和小于或等于该并行总线604宽度的多个并行信元块，第二缓存空间603中包括至少一个宽度小于该并行总线604宽度的并行信元块。
[0183]进一步地，该选择模块，包括:
[0184]第三获取单元，用于从该S2P单元601所在的VCS芯片的第二缓存空间603中获取宽度之和小于或等于与该S2P单元601连接的并行总线604宽度的多个并行信元块。
[0185]进一步地，每个S2P单元601还包括:
[0186]第一获取模块，用于从该预设数值个并行信元块中未选择的并行信元块