um hard algorithm)。并且,控制单元210对闪存205发出硬式读取命令(hardread command),以取得硬式位的读取数据(hard bit of read data)以及对应的错误更正码并更新于缓冲单元220中，并再次进行读取数据的错误更正。如果错误更正单元212可顺利更正读取数据中的错误，控制单元210即可输出正确的读取数据至主机；反之，如果读取数据中的错误无法被更正时，则继续进行第二步骤(2)。
[0029]如重试表中所示的第二步骤(2)，错误更正单元212的算法更改为软式最小值总合算法(min-sum soft algorithm)。并且,控制单元210对闪存205发出软式读取命令(soft read command),以取得软式位的读取数据(soft bit of read data)以及对应的错误更正码并更新于缓冲单元220中，并再次进行读取数据的错误更正。如果错误更正单元212可顺利更正读取数据中的错误，控制单元210即可输出正确的读取数据至主机；反之，如果读取数据中的错误无法被更正时，则继续进行第三步骤(3)。
[0030]如重试表中所示的第三步骤(3)，错误更正单元212的算法更改软式最小值总合算法(min-sum soft algorithm)。并且,控制单元210对闪存205发出硬式与软式读取命令(hard and soft read commands),并同时取得软式与硬式的读取数据以及对应的错误更正码并更新于缓冲单元220中，并再次进行读取数据的错误更正。如果错误更正单元212可顺利更正读取数据中的错误，控制单元210即可输出正确的读取数据至主机；反之，如果读取数据中的错误无法被更正时，则继续进行第四步骤(4)。
[0031]在此实施例中，重试表的第四步骤(4)并非提出另一种算法以进行再次的错误更正，而是提出一校正程序。由于先前变更算法的步骤皆无法输出正确的读取数据，因此重试表提出要控制单元210对闪存205进行校正程序。于校正程序中，控制单元210重新校正切割电压(slice voltage，VS)，以获得一个校正后的切割电压。之后再继续进行后续的步骤。当然，校正程序可以根据实际的需要来取舍，亦即在本发明的重试表中也可以不进行校正程序。
[0032]再者，第四步骤(4)之后的重试表可以更换其它算法来再次进行重试流程，其流程类似在此不再赘述。
[0033]基本上，固态储存装置20的设计者可以根据闪存205的特性来设计重试表的内容，使得读取数据中的错误能够在重试的过程被更正，并且输出至主机12，且维持固态储存装置10的高数据吞吐率(throughput)。
[0034]请参照图5，其所绘示为本发明实施例的错误更正控制方法。于控制单元210收到读取指令时开始进行。接着，错误更正单元212以预设的算法来验证由闪存205取得的读取数据(步骤S401)。
[0035]当错误更正单元212确认读取数据中没有无法更正的错误时(步骤S403)，控制单元201输出读取数据(步骤S405)。反之，当错误更正单元212确认读取数据中有无法更正的错误时(步骤S403)，错误更正单元212根据重试表的内容来启动一重试流程(步骤S407)。
[0036]如图6所示，其为根据重试表所启动的重试流程示意图。于启动重时流程时，首先将错误更正单元212的算法改为一第一算法(步骤S407a);并且发出对应的一读取命令并以第一算法来验证由闪存205取得的读取数据(步骤S407b)。
[0037]当错误更正单元212确认读取数据中没有无法更正的错误时(步骤S407c)，控制单元201输出读取数据(步骤S407d)。
[0038]反之，当错误更正单元212确认读取数据中有无法更正的错误时(步骤S407c)，将错误更正单元212的算法改为一第二算法(步骤S407e);并且发出对应的读取命令并以第二算法来验证由闪存205取得的读取数据(步骤S407f)。
[0039]上述的说明是根据重试表的内容来更改算法则的使用次序。当然，本发明并不限定于此。在启动重试流程时，错误更正单元212根据重试表的内容来更改算法则、更新硬式位的读取数据、更新软式位的读取数据、或者进行校正程序，并再次验证读取数据。并且，当错误更正单元212确认读取数据中已无错误时，控制单元201即可输出读取数据，并结束重试流程。
[0040]由以上的说明可知，本发明提出一种固态储存装置及其错误更正控制方法。于读取数据中的错误无法被更正时，错误更正单元214根据重试表的定义开启一重试流程用以实时更正读取数据中的错误。如此，可以实时输出读取数据，并且维持固态储存装置10的高数据吞吐率。[0041 ] 综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。
【主权项】
1.一种固态储存装置，利用一外部总线连接至一主机，该固态储存装置包括: 一控制单元，连接至该外部总线以接收该主机的一读取指令； 一闪存，连接至该控制单元；以及 一缓冲单元，连接至该控制单元； 其中，该控制单元还包括一错误更正单元，该控制单元根据该读取指令由该闪存取出一读取数据以及对应的一错误更正码并暂储于该缓冲单元，该错误更正单元利用一预设算法并根据该错误更正码来验证该读取数据； 其中，当该读取数据中的错误无法被更正时，根据一重试表来启动一重试流程，其中该重试表中定义多个算法则的使用次序。2.如权利要求1所述的固态储存装置，其中于该重试流程时，将该错误更正单元的该预设算法改为一第一算法，并且发出对应的一读取命令并以该第一算法来验证由该闪存取得的该读取数据；其中，当该错误更正单元确认该读取数据中没有无法更正的错误时，控制单元输出该读取数据；以及，当该错误更正单元确认该读取数据中有无法更正的错误时，将该错误更正单元的该第一算法改为一第二算法。3.如权利要求1所述的固态储存装置，其中于该重试流程中，该控制单元由该闪存取出一硬式位的该读取数据或者一软式位的该读取数据后，该错误更正单元据以验证该读取数据。4.如权利要求1所述的固态储存装置，其中该多个算法包括:硬式最小值总合算法、软式最小值总合算法、硬式总合乘积算法、软式总合乘积算法、硬式位反转算法或者软式位反转算法。5.如权利要求1所述的固态储存装置，其中该重试表中还定义一校正程序，用以使该控制单元校正该闪存的一切割电压。6.一种固态储存装置的错误更正控制方法，该固态储存装置包括:一控制单元用以接收一主机的一读取指令；一闪存连接至该控制单元；以及，一缓冲单元连接至该控制单元，该方法包括下列步骤: 于收到该读取指令时，利用一预设算法来验证由该闪存取得的一读取数据； 于该读取数据中没有无法更正的错误时，控制单元输出该读取数据；以及 于该读取数据中有无法更正的错误时，根据一重试表来启动一重试流程； 其中，该重试表中定义多个算法则的使用次序。7.如权利要求6所述的固态储存装置，其中启动该重试流程还包括下列步骤: 将该预设算法改为一第一算法； 发出对应的一读取命令并以该第一算法来验证由该闪存取得的该读取数据； 当该读取数据中没有无法更正的错误时，输出该读取数据；以及 当确认该读取数据中有无法更正的错误时，将该错误更正单元的该第一算法改为一第二算法。8.如权利要求6所述的错误更正控制方法，其中于该重试流程中，该控制单元由该闪存取出一硬式位的该读取数据或者一软式位的该读取数据后，并据以验证该读取数据。9.如权利要求6所述的错误更正控制方法，其中该多个算法包括:硬式最小值总合算法、软式最小值总合算法、硬式总合乘积算法、软式总合乘积算法、硬式位反转算法或者软式位反转算法。10.如权利要求6所述的错误更正控制方法，其中该重试表中还定义一校正程序，用以使该控制单元校正该闪存的一切割电压。
【专利摘要】本发明为一种固态储存装置的错误更正控制方法，该固态储存装置包括：一控制单元用以接收一主机的一读取指令；一闪存连接至该控制单元；以及一缓冲单元连接至该控制单元，该方法包括下列步骤：于收到该读取指令时，利用一预设算法来验证由该闪存取得的一读取数据；于该读取数据中没有无法更正的错误时，控制单元输出该读取数据；以及于该读取数据中有无法更正的错误时，根据一重试表来启动一重试流程；其中，该重试表中定义多个算法则的使用次序。
【IPC分类】G06F11/07, G06F3/06
【公开号】CN104978147
【申请号】CN201410133835
【发明人】吴升翰, 柯智伟, 饶伟华, 傅仁杰
【申请人】光宝科技股份有限公司
【公开日】2015年10月14日
【申请日】2014年4月3日