一种pcie信号完整性测试系统和方法
【技术领域】
[0001] 本发明涉及电子通信领域，特别涉及一种PCIE信号完整性测试装置、系统和方 法。
【背景技术】
[0002] 随着计算机技术的快速发展，数据的传输速率越来越高，对于PCIE来说，随着数 据传输速率的不断提高，信号完整性问题的风险也随之增大，PCIE信号完整性测试已是必 不可少的项目。
[0003] 目前，对于PCIE信号完整性的测试主要通过专门的信号测试设备如示波器、误码 仪来测试信号完整性，该专门的信号测试设备通过依次对PCIE中每条分线的信号完整性 进行测试，达到测试PCIE总线信号完整性的目的，由于这种方法需对每条分线的信号完整 性进行测试，使得PCIE总线的信号完整性测试效率较低。
【发明内容】
[0004] 本发明提供一种PCIE信号完整性测试系统和方法，以提高PCIE总线的信号完整 性测试效率。
[0005] -种PCIE信号完整性测试系统，包括：主板板卡、PCIE总线、PCIE装置和测试装 置，其中，
[0006] 所述主板板卡包含了至少一个中央处理器和XDP接口，其中，所述至少一个中央 处理器中，每一个中央处理器通过所述XDP接口与所述测试装置互连，并通过所述PCIE总 线与所述PCIE装置互连；
[0007] 所述中央处理器，用于通过XDP接口接收所述测试装置发送来的数据信号，通过 所述PCIE总线将所述数据信号中携带的第一测试数据发送给所述PCIE装置，并通过所述 PCIE总线接收到所述PCIE装置发送的接收数据，形成第二测试数据，将该第二测试数据通 过所述XDP接口发送给所述测试装置；
[0008] 所述PCIE装置，用于通过所述PCIE总线接收所述第一测试数据，形成接收数据， 并将该接收数据通过所述PCIE总线发送给所述至少一个中央处理器；
[0009] 所述测试装置加载了测试脚本，通过运行该测试脚本调节所述PCIE总线的电压 和信号时序，通过所述XDP接口发送所述数据信号给所述至少一个中央处理器，通过所述 XDP接口接收所述至少一个中央处理器发送的所述第二测试数据，当所述第一测试数据与 所述第二测试数据不同时，获取当前电压和当前信号时序，并判断所述当前电压的绝对值 是否大于等于所述PCIE总线的电压限值和当前信号时序的绝对值是否大于等于所述PCIE 总线的信号时序限值，当判断结果为是时，则确定该PCIE总线的信号完整性通过测试。
[0010] 优选地，该系统进一步包括：
[0011] USB-XDP3接口，用于连接所述XDP接口和所述测试装置，将所述数据信号转发给 所述XDP接口，并将所述第二测试数据转发给所述测试装置。
[0012] 优选地，所述测试装置安装了 Intel EVTS软件，所述测试脚本在所述Intel EVTS 软件上运行；
[0013] 所述测试装置，进一步用于设定电压和信号时序的调节规则，并按照所述设定的 电压和信号时序，通过运行所述Intel EVTS软件中的测试脚本调节所述PCIE总线的电压 和信号时序。
[0014] 优选地，所述测试装置，进一步用于建立所述PCIE总线中各个分线信息、所述至 少一个中央处理器端口信息和所述PCIE装置端口信息间的对应关系，在确定所述PCIE总 线中一条或多条待测试分线后，根据该对应关系，确定所述PCIE总线中一条或多条待测试 分线对应的所述中央处理器和所述PCIE装置，通过所述XDP接口发送所述数据信号给所述 一条或多条待测试分线对应的所述中央处理器，通过所述XDP接口接收所述一条或多条待 测试分线对应的所述中央处理器发送的所述第二测试数据。
[0015] 优选地，所述PCIE总线的电压限值为15. 1，所述PCIE总线的信号时序限值为 10. 2 ；
[0016] 所述测试装置，用于判断所述当前电压绝对值是否大于等于15. 1和当前信号时 序的绝对值是否大于等于10. 2,当判断结果为是时，则确定该PCIE总线的信号完整性通过 测试。
[0017] -种PCIE信号完整性测试方法，在测试装置上加载测试脚本，并通过运行该测试 脚本调节PCIE总线的电压和信号时序，还包括：
[0018] 发送数据信号给至少一个中央处理器，所述数据信号包括：控制指令和第一测试 数据；
[0019] 通过所述控制指令，控制所述至少一个中央处理器接收所述第一测试数据，将该 第一测试数据通过PCIE总线发送给PCIE装置形成接收数据，并控制所述至少一个中央处 理器接收所述接收数据，形成第二测试数据；
[0020] 接收所述至少一个中央处理器发送的所述第二测试数据；
[0021] 当所述第一测试数据与所述第二测试数据不同时，获取当前电压和当前信号时 序；
[0022] 判断所述当前电压的绝对值是否大于等于所述PCIE总线的电压限值和当前信号 时序的绝对值是否大于等于所述PCIE总线的信号时序限值，如果是，则该PCIE总线的信号 完整性通过测试。
[0023] 优选地，该方法进一步包括：在所述至少一个中央处理器所在的主板板卡上设置 XDP接口，并通过USB-XDP3接口连接所述XDP接口和所述测试装置；
[0024] 所述发送数据信号给至少一个中央处理器，包括：通过所述USB-XDP3接口和所述 XDP接口，发送数据信号给至少一个中央处理器；
[0025] 所述接收所述至少一个中央处理器发送的所述第二测试数据，包括：通过所述 USB-XDP3接口和所述XDP接口，接收所述至少一个中央处理器发送的所述第二测试数据。
[0026] 优选地，该方法进一步包括：在所述测试装置上安装Intel EVTS软件，所述测试 脚本在所述Intel EVTS软件上运行；
[0027] 设定电压和信号时序的调节规则；
[0028] 所述通过运行该测试脚本按序调节PCIE总线的电压和信号时序，包括：按照所述 设定的电压和信号时序，通过运行所述Intel EVTS软件中的测试脚本调节所述PCIE总线 的电压和信号时序。
[0029] 优选地，该方法进一步包括：建立所述PCIE总线中各个分线信息、所述至少一个 中央处理器端口信息和所述PCIE装置端口信息间的对应关系；
[0030] 在所述发送数据信号给至少一个中央处理器之前，进一步包括：确定所述PCIE总 线中一条或多条待测试分线，根据所述对应关系，确定所述一条或多条待测试分线对应的 所述中央处理器；
[0031] 所述发送数据信号给至少一个中央处理器，包括：发送数据信号给所述所述PCIE 总线中一条或多条待测试分线对应的所述中央处理器；
[0032] 所述通过所述控制指令，控制所述至少一个中央处理器接收所述第一测试数据， 包括：通过所述控制指令，控制所述所述PCIE总线中一条或多条待测试分线对应的所述中 央处理器接收所述第一测试数据；
[0033] 所述接收所述至少一个中央处理器发送的所述第二测试数据，包括：接收所述所 述PCIE总线中一条或多条待测试分线对应的所述中央处理器发送的所述第二测试数据。
[0034] 优选地，所述PCIE总线的电压限值为15. 1，所述PCIE总线的信号时序限值为 10. 2 ；
[0035] 所述判断所述当前电压的绝对值是否大于等于所述PCIE总线的电压限值和当前 信号时序的绝对值是否大于等于所述PCIE总线的信号时序限值，包括：判断所述当前电压 绝对值是否大于等于15. 1和当前信号时序的绝对值是否大于等于10. 2。
[0036] 本发明实施例提供了一种PCIE信号完整性测试系统和方法，该系统包括主板板 卡、PCIE总线、PCIE装置和测试装置，其中，所述主板板卡包含了至少一个中央处理器和 XDP接口，其中，所述至少一个中央处理器中，每一个中央处理器通过所述XDP接口与所述 测试装置互连，并通过所述PCIE总线与所述PCIE装置互连；所述中央处理器，用于通过 XDP接口和所述输入端口接收所述测试装置发送来的数