取的色度通道的抽取、传输、 接收及恢复及按比例放大的系统及方法。
[0040] 在实例中，第一颜色通道处理器通过子采样按一个以上倍频程抽取输入图像或视 频的色度通道以创建经抽取色度通道。第一颜色通道处理器将全分辨率亮度通道及经抽取 色度通道布置在新的第二图像或视频的不同空间位置中，使得全分辨率亮度通道及经抽取 色度通道不重叠。第一颜色通道处理器将第二图像或视频传递到编码器。编码器将经编码 的第二图像或视频传递到传输器，传输器将经编码的第二图像或视频传输到例如解码器的 下游装置（例如，经由网络）。颜色通道处理器通过带内或带外发信方法中的任一者向解码 器发信指示经抽取色度通道的存在的第一信息及指示全分辨率亮度通道及经抽取色度通 道的非重叠空间布置的布置的第二信息。
[0041] 在另一实例中，解码器用解码器读取或解码经编码的第二图像或视频以创建经解 码的第二图像。第二颜色通道处理器接收并使用第一信息及第二信息以将经解码的第二图 像的亮度及色度非重叠空间布置分离成分离通道。第二颜色通道处理器使用经分离亮度通 道作为统计先验而执行经分离的经抽取色度通道的联合双边升采样以匹配于经分离亮度 通道的分辨率。
[0042] 在实例中，联合双边升采样可包括逐倍频程多尺度联合双边升采样。
[0043] 在实例中，第二颜色通道处理器可进一步对经恢复色度通道执行直方图拉伸操 作。
[0044] 本发明的实施例允许图像及视频的传输带宽的降低而不引入可见的假象。本发明 的实施例无需改变图像或视频编码器、解码器或其标准。描述一种用于发信编码器的预滤 波及解码器的后滤波以发信本发明的实例系统的存在及配置的方法。
[0045] 在以下描述中，陈述众多细节。然而，对于所属领域的技术人员来说将明显的是， 可在无需这些特定细节的情况下实践本发明。在一些例子中，以框图形式而非详细地展示 众所周知的结构及装置以便避免混淆本发明的实例。
[0046] 图1为按一个以上倍频程抽取图像及视频的色度通道的实例编码计算系统100的 框图，本发明的实例可在实例编码计算系统100中操作。计算系统100可从一或多个图像 数据源105 (例如，视频摄像机或在线存储装置或传输媒体）接收图像数据。计算系统100 还可包含数字视频或图像捕获系统110及计算平台115。数字视频或图像捕获系统110可 处理图像数据。在实例中，图像数据可包括一或多个静止图像、数字视频的流，或模拟视频 到数字视频，其被转换为可由计算平台115作为一或多个图像数据源105而处理的形式。计 算平台115可包括主机系统120,主机系统120可包括（例如）处理装置125,例如一或多 个中央处理单元130a到130η。处理装置125可耦合到主机存储器135。主机存储器135 可将从一或多个数据源105接收的图像数据存储在图像数据缓冲器150中。
[0047] 处理装置可进一步实施图形处理单元140 (GPU)。所属领域的技术人员应了解，可 利用除了GPU以外的其它协处理器架构，例如但不限于DSP、FPGA，或ASIC，或处理装置125 自身的附属固定功能特征。所属领域的技术人员应进一步了解，GPU140可与中央处理单元 130a到130η配置在同一物理芯片或逻辑装置上，其也被称为加速处理单元（"APU")，如可 被发现于移动电话及平板计算机中。分离的GPU及CPU功能可被发现于其中GPU为物理扩 展卡的计算机服务器系统以及个人计算机系统及膝上型计算机中。GPU140可包括GPU存 储器137。所属领域的技术人员应了解，主机存储器135及GPU存储器137也可配置在同一 物理芯片或逻辑装置上，例如在APU上。
[0048] 处理装置125可经配置以实施颜色通道处理器145以从数据源105接收图像数 据，及接收图像数据缓冲器150,图像数据缓冲器150可作为图像缓冲器155被转移到GPU 存储器137。在一个实例中，处理装置125可将颜色通道处理器145实施为GPU140的组 件。在实例中，颜色通道处理器145可经配置以抽取图像缓冲器155的色度通道及空间上 再布置图像缓冲器155的经抽取色度及亮度通道以产生经转换图像数据。
[0049] 在一个实例中，经转换图像数据可显示在显示器170上。在另一实例中，颜色通道 处理器145可将经转换图像数据传输到编码器180。在一个实例中，编码器180可使用所 属领域中已知的编码方法编码经转换图像数据。编码器180可将经编码数据传送到传输器 185,传输器185直接或通过网络195将经编码数据传输到一或多个下游装置190。在一个 实例中，编码器180或传输器185中的一者或两者可位于处理装置125或计算平台115外 部。在另一实例中，编码器180或传输器185中的一者或两者可与处理装置125或计算平 台115集成。
[0050] 图2为说明用于按一或多个倍频程抽取图像数据（例如，数字静止图像或视频） 的色度通道的编码方法的实例的流程图。方法200可由图1的计算机系统100执行，且可 包括硬件（例如，电路系统、专用逻辑、可编程逻辑、微代码等等）、软件（例如，在处理装置 上运行的指令）或其组合。在一个实例中，方法200可主要由图1的计算系统100的颜色 通道处理器145执行。
[0051] 如图2所示，为了允许计算系统100编码图像数据，在框210处，颜色通道处理器 145可从图像缓冲器155接收第一组图像数据。图像缓冲器155中的第一组图像数据的一 或多个像素可包括多个像素，其中每一像素包括一亮度通道及一或多个颜色通道。在框220 处，颜色通道处理器145可降低图像缓冲器155中的图像数据的一或多个颜色通道的分辨 率。在实例中，颜色通道处理器145可通过按至少一个倍频程（例如，一或多个倍频程）进 行抽取来降低图像缓冲器155中的图像数据的一或多个颜色通道的分辨率。在另一实例 中，颜色通道处理器145可通过按一个以上倍频程进行抽取来降低图像缓冲器155中的图 像数据的一或多个颜色通道的分辨率。
[0052] 在实例中，颜色通道处理器145可通过使用降采样方法抽取一或多个色度通道来 降低一或多个色度通道的分辨率。在实例中，降采样方法可包括使用例如Lanczos插值、 双三次插值或双线性插值的插值方法连续地应用单倍频程降采样步骤。在另一实例中，颜 色通道处理器145可使用例如Lanczos插值或双三次插值的插值方法在单一步骤中执行抽 取。
[0053] 在框230处，颜色通道处理器145可在图像缓冲器155中将亮度通道及一或多个 分辨率降低的色度通道布置成第二组图像数据，使得亮度通道及一或多个分辨率降低的色 度通道的空间坐标在第二组图像数据的空间位置中不重叠。图像缓冲器155中的第二组图 像数据的一或多个像素可包括多个像素，多个像素中的每一像素具有一或多个色度通道及 亮度通道。
[0054] 如本文中所使用，包装器可指在视频文件格式的SMPTE清晰度的意义上使用的术 语，其中"要素"描述编码解码器有效负载及其内容，且"包装器"描述用于要素的文件格式 或传输格式或其它有效负载封装。所属领域的技术人员应了解，包装器也可指用于单一图 像的文件格式，例如JFIF，其描述JPEG图像将被封装到文件中的标准方式。
[0055] 在框240处，颜色通道处理器145可将图像缓冲器155中的第二组图像数据传输 到编码器180 (或包装器）。在框250处，编码器180可编码图像缓冲器155中的第二组图 像数据。在框260中处，编码器180可将经编码的第二组图像数据传输到传输器185。在框 270中处，传输器185可将经编码的第二组图像数据（例如，图像缓冲器155中的非重叠图 像数据）传输到显示器170或一或多个下游装置190中的一或多者。在一个实例中，传输 器185可通过网络195将图像缓冲器155传输到一或多个下游装置190 (例如，第二处理装 置（例如，到编码器180、多路复用器、包装器或显示器170))。
[0056] 在实例中，颜色通道处理器145可进一步将一组配置旗标传输到下游装置190。在 实例中，配置旗标可传送第一组图像数据的一或多个色度通道的分辨率的降低程度。第一 组图像数据的一或多个色度通道的分辨率的降低程度可包括由颜色通道处理器145抽取 (例如，按一或多个倍频程）图像缓冲器155中的第一组图像数据的程度。
[0057] 在实例中，配置旗标可进一步在由颜色通道处理器145使用的图像缓冲器155中 传送包括第二组图像数据的亮度通道及一或多个分辨率降低的色度通道的空间布置的信 息。所述信息可包括亮度通道及一或多个分辨率降低的色度通道的空间坐标不重叠的指示 (例如，包括经抽取图像数据的亮度通道及色度通道的特定再布置使得亮度通道及色度通 道不重叠的信息）。
[0058] 图3为接收、恢复及按比例放大已按一或多个倍频程抽取的经编码图像数据（例 如，数字静止图像或视频）的色度通道的实例解码计算系统300的框图，本发明的实例可在 实例解码计算系统300中操作。在实例中，计算系统300可经配置以从一或多个数据源305 接收经编码图像数据。一或多个数据源305可为图1的编码计算系统100。计算系统300 还可包含计算平台315。计算平台315可包括主机系统320,主机系统320可包括（例如） 处理装置325,例如一或多个中央处理单元330a到330η。处理装置325耦合到主机存储器 335。主机存储器335可将从一或多个数据源305接收的经编码图像数据（例如，数字图像 或视频数据）存储在图像数据缓冲器350中。经编码图像数据可由接收器360接收，由解 码器365解码，并传递到图像数据缓冲器350。接收器360可直接从一或多个数据源305或 经由网络310接收经编码图像数据。在一个实例中，接收器360或解码器365中的一者或 两者可位于处理装置325或计算平台315外部。在另一实例中，接收器360或解码器365 中的一者或两者可与处理装置325或计算平台315集成。
[0059] 处理装置325可进一步实施图形处理单元340 (GPU)。所属领域的技术人员应了 解，可利用除了GPU以外的其它协处理器架构，例如但不限于DSP、FPGA，或ASIC，或处理装 置325自身的附属固定功能特征。所属领域的技术人员应进一步了解，GPU340可与中央处 理单元330a到330η配置在同一物理芯片或逻辑装置上，其也被称为"APU"，例如被发现于 移动电话及平板计算机上。分离的GPU及CPU功能可被发现与其中GPU为物理扩展卡的计 算机服务器系统以及个人计算机系统及膝上型计算机上。GPU340可包括GPU存储器337。 所属领域的技术人员应了解，主机存储器335及GPU存储器337也可配置在同一物理芯片 或逻辑装置上，例如在APU上。所属领域的技术人员应进一步了解，解码处理装置325可部 分地或