一种事务级的系统芯片数据传输延迟判定系统的制作方法
【技术领域】
[0001]本发明提出一种事务级的系统芯片(System on a Chip，SoC)数据传输延迟判定系统，属于系统芯片架构设计及性能分析技术领域。
【背景技术】
[0002]SPARC V8是一种精简指令集体系结构，符合这种指令集体系结构的系统芯片在航天、航空、工业控制等嵌入式领域应用广泛。然而，随着系统芯片功能的不断增加，其需要集成的功能模块越来越多，与SPARC V8处理器核心进行数据传输的功能模块及其互联结构也日趋复杂。在进行系统芯片应用时，必须同时满足SPARC V8处理器核心等内部各个模块的数据吞吐，实现满足外部接口性能要求的输入输出，从而达到应用的要求。这就必须在系统芯片的设计阶段，面向应用要求，对SPARC V8处理器核心上运行的任务和系统芯片内部互联结构进行分析，获得时延参数。利用这些时延参数，对系统芯片内部互联结构进行量化的分析，得到满足应用性能要求的系统芯片内部结构。
[0003]目前，以SPARC V8为处理器核心的系统芯片一般采用寄存器传输级(registertransact1n level,RTL)语言设计，这种语言通过描述系统芯片内部的寄存器和寄存器之间的连线，实现系统芯片的设计。然而，对用这种方式描述的功能、内部互联都非常复杂的系统芯片进行性能分析则存在很多问题。其中，运行速度慢最为突出，速度一般为K赫兹量级。
[0004]为了解决此问题，必须对SPARC V8核心和系统芯片内部的其他模块进行事务级建模，通过事务级模型完成系统芯片的性能评估。
【发明内容】
[0005]本发明解决的技术问题是:克服现有技术的不足，提出一种事务级的系统芯片数据传输延迟判定系统。通过这种事务级的系统芯片数据传输延迟判定系统，可以有效获得以SPARC V8处理器为核心的系统芯片内部互联结构数据时延信息，向系统芯片设计师提供量化的时延参数，实现面向应用的系统芯片结构优化。
[0006]本发明的技术解决方案是:如图1所示，一种事务级的系统芯片数据传输延迟判定系统，包括以下几部分:
[0007]激励源，包括:SPARC V8程序行为模拟模块、片上外设事务级激励源；
[0008]功能单元，包括:SPARC V8处理器核心事务级模块、可配置片上外设事务级模块、片上总线事务级模块、存储器事务级模块；
[0009]结果观测单元，包括:时延计算模块；
[0010]时延记录单元，包括:时延记录模块；
[0011]其中，SPARC V8程序行为模拟模块，产生符合SPARC V8指令集体系结构定义的指令流，输入给SPARC V8处理器核心事务级模块；
[0012]片上外设事务级激励源，产生数据流，输入给可配置片上外设事务级模块；
[0013]SPARC V8处理器核心事务级模块，计算指令流中每条指令的时延，如果指令流中有存储器读写指令，则向片上总线事务级模块发送SPARC V8处理器核心事务级模块生成的读写事务；
[0014]可配置片上外设事务级模块，根据可配置片上外设事务级模块的配置需求，对数据流进行处理，生成满足可配置片上外设事务级模块的配置需求的读写事务，输入给片上总线事务级模块；
[0015]片上总线事务级模块，根据读写事务中描述的目的模块，对输入的读写事务进行转发，发送到SPARC V8处理器核心事务级模块、可配置片上外设事务级模块、存储器事务级模块之一；
[0016]存储器事务级模块，按照片上总线事务级模块送来的读写事务，若为写事务，则将写事务中的数据保存在存储器事务级模块中，若为读事务，则将存储器事务级模块中保存的数据送到片上总线事务级模块；
[0017]时延记录模块，记录SPARC V8处理器核心事务级模块、可配置片上外设事务级模块、片上总线事务级模块、存储器事务级模块送出读写事务的时刻；
[0018]时延计算模块，从时延记录模块调取SPARC V8处理器核心事务级模块、可配置片上外设事务级模块、片上总线事务级模块、存储器事务级模块送出读写事务的时刻，计算数据流从片上外设事务级激励源到可配置片上外设事务级模块或存储器事务级模块的时刻差，生成数据流时延。根据系统芯片的应用要求，设定数据流时延阈值，将生成的数据流时延与设定数据流时延阈值进行比较，若生成的数据流时延小于等于设定数据流时延阈值，则判定功能单元的连接方式满足应用要求，若生成的数据流时延大于设定数据流时延阈值，则判定功能单元的连接方式不满足应用要求。
[0019]所述指令流，包括SPARC V8指令集体系结构中定义的读取/存储类、整数运算类、控制转移类、读写状态寄存器类、浮点运算类，共五类指令。读取/存储类指令的功能是从SPARC V8处理器核心向片上总线输出数据、或者使SPARC V8处理器核心从片上总线获取数据，对于SPARC V8处理器核心事务级模块产生对于片上总线事务级模块的读写事务，整数运算类指令的功能是对整型数据进行加、减、乘、除、左右移、与/或/非/异或/同或运算，对于SPARC V8处理器核心事务级模块产生时延，控制转移类指令的功能是使SPARC V8处理器核心产生程序分支，对于SPARC V8处理器核心事务级模块产生时延，读写状态寄存器类指令的功能是对SPARC V8处理器核心内部的用于控制SPARC V8处理器核心工作状态的寄存器进行读写，对于SPARC V8处理器核心事务级模块产生时延，浮点运算类指令的功能是对浮点型数据进行加、减、乘、除、开方、比较、浮点型与整型数据互转，对于SPARC V8处理器核心事务级模块产生时延。
[0020]所述指令流中不同类型的指令，按照比例产生多个不同类型的指令，并随机排列。
[0021]所述数据流包括数据长度、数据产生的周期。按照数据产生周期的值，形成发送到可配置片上外设事务级模块的数据流。
[0022]所述可配置片上外设事务级模块，对所述数据流进行的处理包括:对数据流打包、对数据流进行串并转换、对数据流进行暂存。
[0023]所述读写事务包括需要发送到的目的模块，目的模块为SPARC V8处理器核心事务级模块、可配置片上外设事务级模块、存储器事务级模块之一；读写事务还包括发送到目的模块的数据。
[0024]所述SPARC V8处理器核心事务级模块，包含指令时延标记子模块和微架构子模块。其中，指令时延标记子模块详细记录了 SPARC V8指令集体系结构中确定的五类指令，每一条指令的时延和每一条指令使用的运算单元；微架构子模块记录了 SPARC V8处理器核心中使用的通用寄存器的数量、运算单元的类型和数量、流水线级数及各级间的协作方式、高速缓存的容量和命中率。当SPARC V8处理器核心事务级模块接收到指令流后，首先将输入的指令与指令时延标记子模块的记录信息进行比较，取得该指令的时延，之后，根据指令类型，触发微架构子模块中各流水线、通用寄存器、高速缓存、运算单元工作，生成进一步的时延，最后，将指令时延标记子模块产生的时延和微架构子模块产生的时延发送给时延记录模块。
[0025]本发明与现有技术相比的有益效果是:
[0026](1)本发明中，SPARC V8处理器核心事务级模块中的指令时延标记子模块和微架构子模块使该模块具有可配置能力，通过配置为不同的参数，能够使SPARC V8处理器核心事务级模块具有不同指令时延、通用寄存器的数量、运算单元的类型和数量、流水线级数及各级间的协作方式、高速缓存的容量和命中率，通过这种灵活的配置方式，不但可以适应多种满足SPARC V8指令集体系结构的具体实现，而且具备了优化SPARC V8处理器核心参数、指导SPARC V8处理器具体实现方式的能力，使得在设计以SPARC V8处理器为核心的系统芯片时，能够比较灵活的选择不同的SPARC V8处理器核心具体实现。
[0027](2)本发明中，SPARC