一种高性能非精确乘法器及其应用方法
【技术领域】：
[0001] 本发明涉及基于非精确电路设计领域，尤其涉及一种高性能非精确乘法器及其应 用方法。
【背景技术】：
[0002] 随着各种移动设备终端的功能体验不断丰富和发展，功耗已经成为制约数字集成 电路设计发展的一个关键问题。工业界对于芯片设计的要求已经从追求高性能和小面积转 变为对性能、面积和功耗的综合要求。
[0003] 大量研究表明数字集成电路计算的精确度和功耗呈现出正比的关系，降低计算精 确度能达到降低功耗的效果，同时这种能量的节省和功耗的降低是非常明显的。通过降低 计算精确度来实现低功耗的方法和设计理念被称为非精确计算，和之前其他技术最大的不 同在于非精确计算系统可以将错误限定在可允许的范围内并且不需要添加任何的错误纠 正或者补偿措施。
[0004] 现有的精确乘法器面临着日益严峻的实时和低功耗运算的要求，迫切需要新型的 非精确乘法器来进一步的提高性能并降低功耗。
【发明内容】
：
[0005] 本发明所要解决的技术问题是针对嵌入式实时低功耗应用，提供一种高性能非精 确乘法器及其应用方法，该乘法器面积小、速度高、功耗低。
[0006] 本发明采用如下技术方案：一种高性能非精确乘法器，其包括非精确Booth编码 单元、精确Booth编码单元、非精确4-2压缩器单元、精确4-2压缩器单元、非精确压缩树形 结构以及超前进位加法器单元；
[0007] 所述精确Booth编码单元是用于两个操作数高位生成部分积，减少部分积的行数 并且将部分积传递给压缩器单元使用；
[0008] 所述非精确Booth编码单元是用于两个操作数低位生成部分积，减少部分积的行 数并且将部分积传递给压缩器单元使用；
[0009] 所述精确4-2压缩器单元是将高位的4个权重一样的部分积压缩成两个，以减少 部分积的行数，将所有的部分积压缩成两行，传递给超前进位加法器单元；
[0010] 所述非精确4-2压缩器单元是将低位的4个权重一样的部分积压缩成两个，以减 少部分积的行数，将所有的部分积压缩成两行，传递给超前进位加法器单元；
[0011] 所述非精确树形结构是在运用Booth编码单元的前提下，Booth编码单元会在部 分积的最后一行产生一个补偿位，在此结构中，舍去该补偿位以达到减少部分积行数；
[0012] 所述超前进位加法器单元是将压缩至两行的部分积，进行最终相加产生最终的结 果。
[0013] 进一步地，所述非精确乘法器的高位m比特使用精确Booth编码单元和精确4-2 压缩器单元、低位η比特使用非精确Booth编码单元和非精确4-2压缩器单元，其中m+n= k，k为乘法器操作数的总比特数。
[0014] 进一步地，精确Booth编码单元中部分积产生的表达式为：
[0015]
[0016] 而非精确Booth编码单元中部分积产生的表达式为：
[0017]
[0018] 进一步地，精确4-2压缩器单元中输入Cin，ΡρP2,P3,P4，输出Sum，（；ut，Carry，和 和进位的表达式分别为：
[0019]
[0020]
[0021]
[0022] 非精确4-2压缩器单元中输入为P2,P3,P4，输出为Sum'，（；u/。和和进位的 表达式分别为：
[0023]
[0024]
[0025] 本发明还采用如下技术方案：一种高性能非精确乘法器的应用方法，使用精确 Booth编码单元、精确4-2压缩器单元和非精确Booth编码单元、非精确4-2压缩器单元的 位数确定包含以下步骤：
[0026] 步骤1)，将非精确乘法器中使用精确Booth编码单元和精确4-2压缩器单元的位 数m设为0、而使用非精确Booth编码单元和非精确4-2压缩器单元的位数η设为k;
[0027] 步骤2)，对非精确乘法器进行建模；
[0028] 步骤3)，根据具体的应用数据对建模后的非精确乘法器进行仿真；
[0029] 步骤4)，根据应用的要求评估仿真结果，如果仿真的结果不符合应用的要求，则将 非精确乘法器中使用精确Booth编码单元和精确4-2压缩器单元的位数增加一位，使用非 精确Booth编码单元和精确4-2压缩器单元的位数减少一位；
[0030] 步骤5)，重复步骤2)至步骤4)，直至仿真的结果符合应用的要求。
[0031] 本发明具有如下有益效果：
[0032] 1.与之前的乘法器相比，需要更少的硬件资源；
[0033] 2.与之前的乘法器相比，功耗更低，速度更快。
【附图说明】：
[0034] 图1为本发明的实现图（以8X8非精确乘法器为例）；
[0035] 图2为非精确Booth编码单元的门级实现电路图。
[0036] 图3为非精确4-2压缩器单元的门级实现电路图。
[0037] 图4为非精确乘法器设计流程图。
【具体实施方式】：
[0038] 下面结合附图对本发明的技术方案做进一步的详细说明：
[0039] 如图1所示，本发明高性能非精确乘法器包括非精确Booth编码单元、精确Booth 编码单元、非精确4-2压缩器单元、精确4-2压缩器单元、非精确压缩树形结构以及超前进 位加法器单元。
[0040] 其中精确Booth编码单元是用于两个操作数高位生成部分积，减少部分积的行数 并且将部分积传递给压缩器单元使用。
[0041] 其中非精确Booth编码单元是用于两个操作数低位生成部分积，减少部分积的行 数并且将部分积传递给压缩器单元使用。
[0042] 其中精确4-2压缩器单元是将高位的4个权重一样的部分积压缩成两个，目的是 减少部分积的行数，最终将所有的部分积压缩成两行，传递给超前进位加法器单元。
[0043] 其中非精确4-2压缩器单元是将低位的4个权重一样的部分积压缩成两个，目的 是减少部分积的行数，最终将所有的部分积压缩成两行，传递给超前进位加法器单元。
[0044] 其中非精确树形结构是在运用Booth编码单元的前提下，Booth编码单元会在 部分积的最后一行产生一个补偿位，在此结构中，舍去该补偿位达到减少部分积行数的目 的；
[0045] 其中超前进位加法器单元是将压缩至两行的部分积，进行最终相加产生最终的结 果。
[0046] 作为本发明高性能非精确乘法器进一步的优化方案，其中非精确乘法器的高位m 比特使用精确Booth编码单元和精确4-2压缩器单元、低位η比特使用非精确Booth编码 单元和非精确4-2压缩器单元，其中m+n=k，k为乘法器操作数的总比特数。
[0047] 作为本发明高性能非精确乘法器进一步的优化方案，精确Booth编码单元中部分 积产生的表达式为