ayer4基础上重绘layer5。最后将layer5绘制在图形界面上进行展示即可。
[0133]基础线路层Iayerf刷新跟前几种情况类似，此处不再赘述。
[0134]所有层都要刷新的情况，当图形界面放大缩小，则需要对所有的layer进行刷新，依然按照图1所示进行重绘即可。平移的情况则可根据下文中的拼接技术进行处理。
[0135]拼接过程示例:
[0136]针对会治好的图像显示过程中平移操作，如鼠标拖动图像、水平拖动滑动条、垂直拖动滑动条等情况，可采用拼接技术，充分利用之前保留的部分原始图像，减少不必要的区域重绘。
[0137]根据图像平移的方向不同，拼接需要重绘的区域也不一样，如图12.1-12.4所示。按照四种情况进行区分。平移方向分别为左下(图12.1)、右下(图12.2)、左上(12.3)、右上(12.4)0
[0138]如图12.1所示，针对左下拖动情况，原始图像区域从右上移动到左下，右上两个矩形区域为两个重绘区域，因为此前没有图形元素所以出现空白。原始图像区域因为没有发生变化，只是改变了位置，此时我们只需要将原始图像区域贴于左下角，然后在两个重绘区域按照上述方式重绘，最后将这三个区域进行拼接构成一个完整图像。
[0139]右下、左上、右上与左下(图12.1情况类似)此处不做赘述。需要注意的是，垂直和水平拖动图像的情况，这两种也可以归类到上述四种情况，只是两个重绘区域的其中一个为空，此时采用的拼接技术与图12.1中相同，此处也不在赘述。
[0140]显然，本领域的技术人员应该明白，上述本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储介质(R0M/RAM、磁碟、光盘)中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。所以，本发明不限制于任何特定的硬件和软件结合。
[0141]以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
【主权项】
1.一种可编程逻辑器件图形绘制方法，其特征在于，包括: 构建可编程逻辑器件当前待绘制区域的基础元素层，所述基础元素层包含所述可编程逻辑器件当前待绘制区域的所有元件和以及各元件之间的所有连接线路； 从所述基础元素层选择出所述可编程逻辑器件当前待绘制区域的设计元素构成电路设计层;所述设计元素包括当前设计电路在所述可编程逻辑器件当前待绘制区域所用到的所有目标元件以及所述各目标元件之间的当前用到的目标连接线路。2.如权利要求1所述的可编程逻辑器件图形绘制方法，其特征在于，构建所述可编程逻辑器件当前待绘制区域的基础元素层包括: 根据所述可编程逻辑器件的区域与元件对应关系库，构建所述可编程逻辑器件当前待绘制区域的基础元件层;所述区域与元件对应关系库包含可编程逻辑器件各区域包含的元件以及各元件的位置信息； 根据所述可编程逻辑器件的区域与线路对应关系库，构建所述可编程逻辑器件当前待绘制区域的基础线路层，所述区域与元件对应关系库包含可编程逻辑器件各区域的各元件之间的所有线路连接关系； 将所述基础元件层与所述基础线路层叠加得到包含所述可编程逻辑器件当前待绘制区域所有元件以及各元件之间所有连接线路的基础元素层。3.如权利要求2所述的可编程逻辑器件图形绘制方法，其特征在于，从所述基础元素层选择出所述可编程逻辑器件当前待绘制区域的设计元素构成电路设计层包括: 根据预设的元件设计表从所述基础元件层中选择出当前设计电路所用到的所有目标元件构成设计元件层； 根据预设的线路设计表从所述基础线路层中选择出所述各目标元件之间当前用到的目标连接线路构成设计线路层； 将所述设计元件层和设计线路层叠加得到包含所述可编程逻辑器件当前待绘制区域所用到的所有目标元件以及所述各目标元件之间的当前用到的目标连接线路的电路设计层。4.如权利要求3所述的可编程逻辑器件图形绘制方法，其特征在于，还包括: 根据用户的对象选择指令从所述电路设计层中选中对应的目标对象构成选中对象层，所述目标对象包含目标元件和/或目标连接线路； 根据用户的更新指令对所述目标对象进行更新。5.如权利要求4所述的可编程逻辑器件图形绘制方法，其特征在于，所述基础元件层、基础线路层、设计元件层、设计线路层和选中对象层从下往上依次叠加。6.如权利要求5所述的可编程逻辑器件图形绘制方法，其特征在于，还包括: 根据层更新指令从所述基础元件层、基础线路层、设计元件层、设计线路层和选中对象层中选中待更新的目标层； 删除选中的目标层以及目标层以上的层，并根据所述层更新指令中的更新策略对所删除的层进行重构。7.如权利要求1-6任一项所述的可编程逻辑器件图形绘制方法，其特征在于，还包括: 当所述基础元素层和所述电路设计层发生平移且平移后至少一部分仍保留时，在平移后的至少一部分空白区域构建所述可编程逻辑器件对应待绘制区域的基础元素层和电路设计层，并与所述保留部分的基础元素层和电路设计层进行拼接。8.一种可编程逻辑器件图形绘制装置，其特征在于，包括: 基础元素层构建模块，用于构建可编程逻辑器件当前待绘制区域的基础元素层，所述基础元素层包含所述可编程逻辑器件当前待绘制区域的所有元件和以及各元件之间的所有连接线路； 电路设计层构建模块，用于从所述基础元素层选择出所述可编程逻辑器件当前待绘制区域的设计元素构成电路设计层;所述设计元素包括当前设计电路在所述可编程逻辑器件当前待绘制区域所用到的所有目标元件以及所述各目标元件之间的当前用到的目标连接线路。9.如权利要求8所述的可编程逻辑器件图形绘制装置，其特征在于，所述基础元素层构建模块包括基础元件层构建子模块、基础线路层构建子模块和第一叠加子模块； 所述基础元件层构建子模块用于根据所述可编程逻辑器件的区域与元件对应关系库，构建所述可编程逻辑器件当前待绘制区域的基础元件层;所述区域与元件对应关系库包含可编程逻辑器件各区域包含的元件以及各元件的位置信息； 所述基础线路层构建子模块用于根据所述可编程逻辑器件的区域与线路对应关系库，构建所述可编程逻辑器件当前待绘制区域的基础线路层，所述区域与元件对应关系库包含可编程逻辑器件各区域的各元件之间的所有线路连接关系； 所述第一叠加子模块用于将所述基础元件层与所述基础线路层叠加得到包含所述可编程逻辑器件当前待绘制区域所有元件以及各元件之间所有连接线路的基础元素层。10.如权利要求9所述的可编程逻辑器件图形绘制装置，其特征在于，所述电路设计层构建模块包括设计元件层构建子模块、设计线路层子模块和第二叠加子模块； 所述设计元件层构建子模块用于根据预设的元件设计表从所述基础元件层中选择出当前设计电路所用到的所有目标元件构成设计元件层； 所述设计线路层子模块用于根据预设的线路设计表从所述基础线路层中选择出所述各目标元件之间当前用到的目标连接线路构成设计线路层； 所述第二叠加子模块用于将所述设计元件层和设计线路层叠加得到包含所述可编程逻辑器件当前待绘制区域所用到的所有目标元件以及所述各目标元件之间的当前用到的目标连接线路的电路设计层。11.如权利要求10所述的可编程逻辑器件图形绘制装置，其特征在于，还包括选中层构建模块和对象更新模块； 所述选中层构建模块用于根据用户的对象选择指令从所述电路设计层中选中对应的目标对象构成选中对象层，所述目标对象包含目标元件和/或目标连接线路； 所述对象更新模块用于根据用户的更新指令对所述目标对象进行更新。12.如权利要求11所述的可编程逻辑器件图形绘制装置，其特征在于，还包括层更新模块和重构模块;所述基础元件层、基础线路层、设计元件层、设计线路层和选中对象层从下往上依次置加； 所述层更新模块用于根据层更新指令从所述基础元件层、基础线路层、设计元件层、设计线路层和选中对象层中选中待更新的目标层； 所述重构模块用于删除选中的目标层以及目标层以上的层，并根据所述层更新指令包含的更新策略对所删除的层进行重构。13.如权利要求8-12任一项所述的可编程逻辑器件图形绘制装置，其特征在于，还包括拼接模块，用于当所述基础元素层和所述电路设计层发生平移且平移后至少一部分保留时，在平移后的至少一部分空白区域构建所述可编程逻辑器件对应待绘制区域的基础元素层和电路设计层，并与所述保留部分的基础元素层和电路设计层进行拼接。
【专利摘要】本发明公开了一种可编程逻辑器件图形绘制方法及装置，在对如FPGA等可编程器件进行图形绘制时，先构建得到包含所有基础元素的基础元素层，然后再根据当前设计选中所涉及到的目标元件及当前用到的目标连接线路即可得到设计电路，因此在绘制不同设计电路时，可以通过在基础元素层基础上选择不同设计电路对应的目标元件及目标连接线路即可，不需要完全重新绘制，可以提升绘制效率，避免出现卡顿、闪屏现象，提升用户体验的满意度；且同时可显示基础元素层上的所有元素，避免缺乏整体感，更利于设计者的设计。
【IPC分类】G06F17/50
【公开号】CN105631118
【申请号】CN201510998325
【发明人】刘仁杰, 张敏
【申请人】深圳市同创国芯电子有限公司
【公开日】2016年6月1日
【申请日】2015年12月25日