4402的装置的硬件实现的简化示例的概念图4400。根据本公开的各种方面，本文所公开的元素、或元素的任何部分、或者元素的任何组合可使用处理电路4402来实现。处理电路4402可包括一个或多个处理器4404，其由硬件和软件模块的某种组合来控制。处理器4404的示例包括:微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑设备(PLD)、状态机、定序器、门控逻辑、分立的硬件电路、以及其他配置成执行本公开中通篇描述的各种功能性的合适硬件。该一个或多个处理器4404可包括执行特定功能并且可由软件模块4416之一来配置、增强或控制的专用处理器。该一个或多个处理器4404可通过在初始化期间加载的软件模块4416的组合来配置，并且通过在操作期间加载或卸载一个或多个软件模块4416来进一步配置。
[0183]在所解说的示例中，处理电路4402可使用由总线4410—般化地表示的总线架构来实现。取决于处理电路4402的具体应用和整体设计约束，总线4410可包括任何数目的互连总线和桥接器。总线4410将各种电路链接在一起，包括一个或多个处理器4404、和存储4406。存储4406可包括存储器设备和大容量存储设备，并且在本文可被称为计算机可读介质和/或处理器可读介质。总线4410还可链接各种其他电路，诸如定时源、定时器、外围设备、稳压器、和功率管理电路。总线接口 4408可提供总线4410与一个或多个收发机4412之间的接口。可针对处理电路所支持的每种联网技术来提供收发机4412。在一些实例中，多种联网技术可共享收发机4412中找到的电路系统或处理模块中的一些或全部。每个收发机4412提供用于通过传输介质与各种其它装置通信的手段。取决于该装置的本质，也可提供用户接口 4418(例如，按键板、显示器、扬声器、话筒、操纵杆)，并且该用户接口 4418可直接或通过总线接口 4408通信地耦合至总线4410。
[0184]处理器4404可负责管理总线4410和一般处理，包括对存储在计算机可读介质(其可包括存储4406)中的软件的执行。在这一方面，处理电路4402 (包括处理器4404)可被用来实现本文所公开的方法、功能和技术中的任一种。存储4406可被用于存储处理器4404在执行软件时操纵的数据，并且该软件可被配置成实现本文所公开的方法中的任一种。
[0185]处理电路4402中的一个或多个处理器4404可执行软件。软件应当被宽泛地解释成意为指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行件、执行的线程、规程、函数、算法等，无论其是用软件、固件、中间件、微代码、硬件描述语言、还是其他术语来述及皆是如此。软件可按计算机可读形式驻留在存储4406中或驻留在外部计算机可读介质中。外部计算机可读介质和/或存储4406可包括非瞬态计算机可读介质。作为示例，非瞬态计算机可读介质包括:磁存储设备(例如，硬盘、软盘、磁条)、光盘(例如，压缩碟(CD)或数字多功能碟(DVD))、智能卡、闪存设备(例如，“闪存驱动器”、卡、棒、或钥匙驱动器)、随机存取存储器(RAM)、只读存储器(R0M)、可编程ROM(PROM)、可擦式PROM(EPROM)、电可擦式PROM(EEPROM)、寄存器、可移动盘、以及任何其他用于存储可由计算机访问和读取的软件和/或指令的合适介质。作为示例，计算机可读介质和/或存储4406还可包括载波、传输线、和任何其它用于传送可由计算机访问和读取的软件和/或指令的合适介质。计算机可读介质和/或存储4406可驻留在处理电路4402中、处理器4404中、在处理电路4402外部、或跨包括该处理电路4402在内的多个实体分布。计算机可读介质和/或存储4406可实施在计算机程序产品中。作为示例，计算机程序产品可包括封装材料中的计算机可读介质。本领域技术人员将认识到如何取决于具体应用和加诸于整体系统上的总体设计约束来最佳地实现本公开中通篇给出的所描述的功能性。
[0186]存储4406可维持以可加载代码段、模块、应用、程序等来维持和/或组织的软件，其在本文中可被称为软件模块4416。软件模块4416中的每一者可包括在安装或加载到处理电路4402上并被一个或多个处理器4404执行时有助于运行时映像4414的指令和数据，运行时映像4414控制一个或多个处理器4404的操作。在被执行时，某些指令可使得处理电路4402执行根据本文所描述的某些方法、算法和过程的功能。
[0187]软件模块4416中的一些可在处理电路4402初始化期间被加载，并且这些软件模块4416可配置处理电路4402以实现本文所公开的各种功能的执行。例如，一些软件模块4416可配置处理器4404的内部设备和/或逻辑电路4422，并且可管理对外部设备(诸如，收发机4412、总线接口 4408、用户接口 4418、定时器、数学协处理器等)的访问。软件模块4416可包括控制程序和/或操作系统，其与中断处理程序和设备驱动器交互并且控制对由处理电路4402提供的各种资源的访问。这些资源可包括存储器、处理时间、对收发机4412的访问、用户接口 4418等。
[0188]处理电路4402的一个或多个处理器4404可以是多功能的，由此软件模块4416中的一些被加载和配置成执行不同功能或相同功能的不同实例。这一个或多个处理器4404可附加地被适配成管理响应于来自例如用户接口 4418、收发机4412和设备驱动器的输入而发起的后台任务。为了支持多个功能的执行，这一个或多个处理器4404可被配置成提供多任务环境，由此多个功能中的每个功能按需或按期望实现为由一个或多个处理器4404服务的任务集。在一个示例中，多任务环境可使用分时程序4420来实现，分时程序4420在不同任务之间传递对处理器4404的控制权，由此每个任务在完成任何未决操作之际和/或响应于输入(诸如中断)而将对一个或多个处理器4404的控制权返回给分时程序4420。当任务具有对一个或多个处理器4404的控制权时，处理电路有效地专用于由与控制方任务相关联的功能所针对的目的。分时程序4420可包括操作系统、在循环法基础上转移控制权的主循环、根据各功能的优先级化来分配对一个或多个处理器4404的控制权的功能、和/或通过将对一个或多个处理器4404的控制权提供给处置功能来对外部事件作出响应的中断驱动式主循环。
[0189]图45是解说用于通信链路上的数据通信的方法的流程图4500。该方法可由控制数据总线(诸如CCIe总线)中的主控设备执行。在框4502，可在控制数据总线上传送第一查询。第一查询可包括第一比特配置。
[0190]在框4504，可确定从动设备的存在，其中该从动设备具有包括与第一比特配置相匹配的第二比特配置的从动方标识符。
[0191]在框4506，可确定该从动设备的SID是否已被标识出。如果该SID已被标识出，则该方法可终止。如果该SID尚未被标识出，则该方法在框4508继续。
[0192]在框4508，可在该控制数据总线上重复地传送具有不同比特配置的附加查询，直至该从动方标识符的所有比特都被确定。
[0193]在一个示例中，从动设备针对包括与该从动方标识符中的相应比特配置相匹配的比特配置的每个查询来断言响应。
[0194]从动设备可通过将在第一查询中传送的字与该从动方标识符的已通过应用在第一查询中传送的掩码进行掩蔽的副本作比较来标识第一比特配置与第二比特配置之间的匹配。附加查询可包括第二查询。掩码可被修改以获得暴露从动方标识符的附加比特以供比较的经修改掩码，并且第二查询可在该控制数据总线上被传送，其中第二查询包括第一比特配置和经修改掩码。附加查询可包括在没有接收到对先前查询的响应时传送的第三查询。第一比特配置可被修改以获得第三比特配置并且第三查询可在该控制数据总线上被传送，其中第三查询包括第三比特配置以及在先前查询中传送的掩码。
[0195]附加查询可包括在已确定该从动方标识符的所有比特之后传送的第四查询。掩码可被复原为具有在导致至少一个从动设备断言响应的在先查询中传送的值的经复原掩码。该在先查询中所传送的比特配置可被修改以获得第四比特配置。第四查询可在该控制数据总线上被传送，其中第四查询包括第四比特配置和经复原掩码。
[0196]不同从动设备可对第四查询作出响应。该不同从动设备可在第四比特配置匹配与该不同从动设备相关联的不同从动方标识符中的相应比特配置时断言响应。
[0197]在一些实例中，修改第一比特配置包括翻转第一比特配置的起效MSB的值。起效MSB可被定义为与从动方标识符中通过应用掩码未被抑制的最高值比特相对应的比特。
[0198]在一些实例中，多个从动设备可在第一查询所定义的响应时段内对该查询作出响应。该多个从动设备可通过在第一比特配置匹配该多个从动设备各自相应的从动方标识符中的相应比特配置时断言响应来作出响应。该响应可例如在由该多个从动设备共享的控制数据总线上被断言。
[0199]在一个示例中，该控制数据总线是双线总线。第一查询可响应于上电/复位事件或由从动设备在其首次耦合至控制数据总线时生成的中断而被传送。从动设备可根据CCIe协议来操作。查询可在扫描命令中传送。扫描命令可被定向至耦合至控制数据总线的所有从动设备(例如，“SID扫描全部”命令)。扫描命令可被定向至耦合至控制数据总线的先前未曾被标识的从动设备(例如，“SID扫描新”命令)。
[0200]图46是解说采用处理电路4602的装置4600的硬件实现的示例的概念图。在该示例中，处理电路4602可被实现成具有由总线4616—般化地表示的总线架构。取决于处理电路4602的具体应用和整体设计约束，总线4616可包括任何数目的互连总线和桥接器。总线4616将包括一个或多个处理器(由处理器4612—般化地表示)和计算机可读介质(由处理器可读存储介质4614—般化地表示)的各种电路链接在一起。总线4616还可链接各种其他电路，诸如定时源、定时器、外围设备、稳压器、和功率管理电路。总线接口 4618提供总线4616与收发机4620之间的接口。收发机4620可包括提供用于在传输介质上与各种其它装置通信的手段的总线接口。取决于该装置的本质，也可提供用户接口4622(例如，按键板、显示器、扬声器、话筒、操纵杆)。一个或多个时钟生成电路或模块4624可以设在处理电路4602内或者由处理电路4602和/或一个或多个处理器4612控制。在一个示例中，时钟生成电路或模块4624可包括一个或多个晶体振荡器、一个或多个锁相环设备和/或一个或多个可配置的时钟树。
[0201]处理器4612负责管理总线4616和一般处理，包括对存储在处理器可读存储介质4614上的软件的执行。该软件在由处理器4612执行时使处理电路4602执行上文针对任何特定装置描述的各种功能。处理器可读存储介质4614还可被用于存储由处理器4612在执行软件时操纵的数据。
[0202]在一种配置中，处理电路可包括在控制数据总线4620(诸如CCIe总线)上传送信息的模块和/或电路4604。处理电路可包括配置成修改在查询中传送的掩码和/或SID比特的一个或多个模块和/或电路4606。处理电路可包括用于配置查询并使用查询序列来进行对SID的扫描的模块和/或电路4608。处理电路可包括检测并处置例如IRQ总线上的IRQ断言的模块和/或电路4610。在一个示例中，模块和/或电路4604、4606、4608、4610以及总线接口4618可以协作以:在控制数据总线上传送第一查询，第一查询包括第一比特配置;确定具有包括与第一比特配置相匹配的第二比特配置的从动方标识符的从动设备的存在；以及在该控制数据总线上重复地传送具有不同比特配置的附加查询，直至该从动方标识符的所有比特都被确定。从动设备可响应于包括与该从动方标识符中的相应比特配置相匹配的比特配置的每个查询来断言中断。从动设备可通过将在第一查询中传送的字与该从动方标识符的已通过应用在第一查询中传送的掩码来掩蔽的副本作比较来标识第一比特配置与第二比特配置之间的匹配。
[0203]应理解，所公开的过程中各步骤的具体次序或层次是示例性办法的解说。应理解，基于设计偏好，可以重新编排这些过程中各步骤的具体次序或层次。所附方法权利要求以范例次序呈现各种步骤的要素，且并不意味着被限定于所呈现的具体次序或层次。
[0204]提供先前描述是为了使本领域任何技术人员均能够实践本文中所描述的各种方面。对这些方面的各种改动将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示出的方面，而是应被授予与语言上的权利要求相一致的全部范围，其中对要素的单数形式的引述除非特别声明，否则并非旨在表示“有且仅有一个”，而是“一个或多个” O除非特别另外声明，否则术语“一些”指的是一个或多个。本公开通篇描述的各种方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。没有任何权利要求元素应被解释为装置加功能，除非该元素是使用短语“用于……的装置”来明确叙述的。
[0205]附图中解说的组件、步骤、特征、和/或功能中的一个或多个可以被重新编排和/或组合成单个组件、步骤、特征、或功能，或者可以实施在数个组件、步骤或功能中。还可添加附加的元件、组件、步骤、和/或功能而不会脱离本文中所公开的新颖特征。附图中所解说的装置、设备和/或组件可以被配置成执行在这些附图中所描述的方法、特征、或步骤中的一个或多个。本文中描述的新颖算法还可以高效地实现在软件中和/或嵌入在硬件中。
[0206]另外应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。过程可对应于方法、函数、规程、子例程、子程序等。当过程对应于函数时，它的终止对应于该函数返回调用方函数或主函数。
[0207]此外，存储介质可以代表用于存储数据的一个或多个设备，包括只读存储器(R0M)、随机存取存储