低功率相机控制接口总线和设备的制造方法
【专利说明】低功率相机控制接口总线和设备
[0001] 相关申请的交叉引用
[0002] 本申请要求于2013年10月7日提交的美国临时专利申请No. 61/887,891、以及于 2014年9月12日提交的美国非临时专利申请No. 14/485，627的优先权和权益，该两件申请的 全部内容通过援引纳入于此。
[0003] 背景
[0004] 领域
[0005] 本公开一般涉及高速数据通信接口，尤其涉及相机控制通信链路中的时钟恢复和 管理。
【背景技术】
[0006] 移动设备(诸如蜂窝电话）的制造商可从各种来源(包括不同制造商）获得移动设 备的各组件。例如，蜂窝电话中的应用处理器可从第一制造商获得，而蜂窝电话的相机可从 第二制造商获得。可使用基于标准的或专有物理接口来互连应用处理器和相机或其他设 备。例如，相机可提供遵从由移动行业处理器接口联盟(MIPI)所规定的相机串行接口标准 的接口。
[0007] MIPI标准定义了相机控制接口（CCI)，CCI使用被配置为连接主设备和一个或多个 从设备的总线的双导线、双向、半双工串行接口。常规CCI与用于集成电路间（I2C)总线上的 通信的某些协议兼容，并且CCI能够用单个主设备来处置该总线上的多个从设备。CCI总线 可包括串行时钟(SCL)线和串行数据(SDA)线。
[0008] 使用设备(诸如相机)可能使得必须使用高比特率通信接口。在许多实例中，生成 并使用支持高比特率通信接口的发射机时钟导致与相机共处一地的处理系统的功耗显著 增加。因此，存在对于提供降低功率、高速通信能力的现行需求。
[0009] 概述
[0010] 本文所公开的诸实施例提供了用于从具有改进的低功率性能和其他能力的通信 链路中提取时钟信息和数据的系统、方法和装置。耦合至该通信链路并根据本文所公开的 某些方面来适配的设备可在空闲模式中操作时中断或禁用内部时钟源以降低功耗。这些设 备可使用从该通信链路接收或导出的时钟信号在一定程度上继续操作并维持某些功能性。 在一些实例中，耦合至该通信链路的设备可不具有内部时钟源并且可依赖于从该通信链路 接收或导出的时钟信号。
[0011] 根据本文所公开的某些方面，可在空闲模式中操作CCI扩展(CCIe)总线以使得耦 合至CCIe总线的从设备可提取具有显著低于CCIe总线的码元传输速率的频率的心跳时钟。 在空闲模式中，主设备可按使空闲从设备能够从CCIe总线中提取较低频率心跳时钟的方式 来重复传送与CCIe协议一致的心跳字。
[0012] 本公开的某些方面涉及一种可由串行总线上的主设备执行的数据通信方法。该方 法可包括:在第一操作模式期间在CCIe总线上以第一速率传送第一多个字，第一多个字包 括数据或控制信息；以及在第二操作模式期间在CCIe总线上以第二速率重复传送预定义控 制字。可在第二操作模式终止之后在CCIe总线上以第一速率传送第二多个字。第二速率可 以低于第一速率。在CCIe总线上传送的每一个字可在码元序列中传送，其中该码元序列中 的每一对连贯码元包括两个不同码元。接收机可被配置成在两个或更多个码元在CCIe总线 上传送时从CCIe总线的信令状态转变中提取接收时钟。
[0013] 在本公开的一方面，该预定义控制字可导致针对在CCIe总线上传送的每一个预定 义控制字将在CCIe总线的第一导线上传送的单个脉冲。
[0014] 在本公开的一方面，通过在与该预定义控制字相对应的码元序列中的码元群之间 引入延迟来获得第二速率。可在码元群之间引入这些延迟以使得在每个延迟的历时中， CCIe总线的两根导线均未被驱动。
[0015] 在本公开的一方面，传送该预定义控制字在CCIe总线的信令状态中生成同步码 型。传送该预定义控制字可包括将与该预定义控制字相对应的码元序列作为码元群来传 送。每一对连贯码元群可由延迟分隔开。每一个码元群可导致将在CCIe总线的第一导线上 传送的脉冲，并且可在该脉冲在第一导线上传送时使CCIe总线的第二导线的信令状态保持 不变。
[0016] 在本公开的一方面，传送该预定义控制字包括将与该预定义控制字相对应的码元 序列划分成三码元群。每一个三码元群可以按第一码元传输速率在CCIe总线上传送，并且 下一个三码元群中的第一码元的传输可随后被延迟。传送第一多个字可包括以第一码元传 输速率传送与第一多个字相对应的码元序列。
[0017] 在本公开的一方面，该码元序列中的每一个码元在该码元在CCIe总线上传送时确 定CCIe总线的至少两根导线的信令状态。
[0018] 本公开的某些方面涉及一种可被配置或适配成作为主设备在CCIe总线上操作的 装置。该装置可包括处理电路，该处理电路被配置成:在第一操作模式期间在CCIe总线上以 第一速率传送第一多个字，第一多个字包括数据或控制信息;在第二操作模式期间在CCIe 总线上以第二速率重复传送预定义控制字；以及在第二操作模式终止之后在CCIe总线上以 第一速率传送第二多个字。第二速率可以低于第一速率。在CCIe总线上传送的每一个字可 在码元序列中传送，其中该码元序列中的每一对连贯码元包括两个不同码元。接收机可被 配置成在两个或更多个码元在CCIe总线上传送时从CCIe总线的信令状态转变中提取接收 时钟。
[0019] 本公开的某些方面涉及一种可被配置或适配成作为主设备在CCIe总线上操作的 装备。该装备可包括：用于在第一操作模式期间在CCIe总线上以第一速率传送第一多个字 的装置，第一多个字包括数据或控制信息；用于在第二操作模式期间在CCIe总线上以第二 速率重复传送预定义控制字的装置；以及用于在第二操作模式终止之后在CCIe总线上以第 一速率传送第二多个字的装置。第二速率可以低于第一速率。在CCIe总线上传送的每一个 字可在码元序列中传送，其中该码元序列中的每一对连贯码元包括两个不同码元。接收机 可被配置成在两个或更多个码元在CCIe总线上传送时从CCIe总线的信令状态转变中提取 接收时钟。
[0020] 本公开的某些方面涉及一种可包括或维持指令和数据的存储介质。在一个示例 中，该存储介质包括非瞬态存储介质。当被执行时，这些指令可使一个或多个处理器:在第 一操作模式期间在CCIe总线上以第一速率传送第一多个字，第一多个字包括数据或控制信 息;在第二操作模式期间在CCIe总线上以第二速率重复传送预定义控制字；以及在第二操 作模式终止之后在CCIe总线上以第一速率传送第二多个字。第二速率可以低于第一速率。 在CCIe总线上传送的每一个字可在码元序列中传送，其中该码元序列中的每一对连贯码元 包括两个不同码元。接收机可被配置成在两个或更多个码元在CCIe总线上传送时从CCIe总 线的信令状态转变中提取接收时钟。
[0021] 本公开的某些方面涉及一种可由串行总线上的从设备执行的数据通信方法。该方 法可包括在处于传送操作模式时生成传送时钟，在另一设备正在CCIe总线上传送信息时从 CCIe总线的信令状态转变中提取接收时钟，在冬眠或空闲操作模式期间抑制生成至少一个 时钟信号，以及在冬眠或空闲操作模式期间使用该接收时钟来控制该从设备的一个或多个 操作。该传送时钟可被用于在将在CCIe总线的一对连接器上传送的码元序列中编码数据或 控制信息。在CCIe总线上传送的每一对连贯码元可包括两个不同码元。
[0022] 在本公开的一方面，该方法包括在该从设备不在CCIe总线上传送码元时抑制生成 该传送时钟。
[0023] 在本公开的一方面，该接收时钟在CCIe总线处于空闲操作模式时比在CCIe总线的 两个节点之间传送数据或控制信息时具有更长的周期。
[0024] 在本公开的一方面，提取该接收时钟包括在CCIe总线处于空闲操作模式时从在 CCIe总线上传送的码元中提取心跳时钟。该心跳时钟可从与预定义控制字相对应的码元序 列中提取。该心跳时钟可具有比在CCIe总线的两个节点之间传送数据或控制信息时从CCIe 总线提取的接收时钟更低的频率。
[0025] 在本公开的一方面，可在CCIe总线的信令状态转变中确定同步码型。该同步码型 可在CCIe总线处于空闲操作模式时由在CCIe总线上传送的与预定义控制字相对应的码元 序列来生成。
[0026] 本公开的某些方面涉及一种可被配置或适配成作为从设备在CCIe总线上操作的 装置。该装置可包括处理电路，该处理电路被配置成在处于传送操作模式时生成传送时钟， 在另一设备正在CCIe总线上传送信息时从CCIe总线的信令状态转变中提取接收时钟，在冬 眠或空闲操作模式期间抑制生成至少一个时钟信号，以及在冬眠或空闲操作模式期间使用 该接收时钟来控制一个或多个操作。该传送时钟可被用于在将在CCIe总线的一对连接器上 传送的码元序列中编码数据或控制信息。在CCIe总线上传送的每一对连贯码元可包括两个 不同码元。
[0027] 本公开的某些方面涉及一种可被配置或适配成作为从设备在CCIe总线上操作的 装备。该装备可包括用于在处于传送操作模式时生成传送时钟的装置、用于在另一设备正 在CCIe总线上传送信息时从CCIe总线的信令状态转变中提取接收时钟的装置、用于在冬眠 操作模式期间抑制生成至少一个时钟信号的装置、以及用于在冬眠操作模式期间使用该接 收时钟来控制一个或多个操作的装置。该传送时钟可被用于在将在CCIe总线的一对连接器 上传送的码元序列中编码数据或控制信息。在CCIe总线上传送的每一对连贯码元可包括两 个不同码元。
[0028] 本公开的某些方面涉及一种可包括或维持指令和数据的存储介质。在一个示例 中，该存储介质包括非瞬态存储介质。当被执行时，这些指令可使一个或多个处理器在处于 传送操作模式时生成传送时钟，在另一设备正在CCIe总线上传送信息时从CCIe总线的信令 状态转变中提取接收时钟，在冬眠或空闲操作模式期间抑制生成至少一个时钟信号，以及 在冬眠或空闲操作模式期间使用该接收时钟来控制一个或多个操作。该传送时钟可被用于 在将在CCIe总线的一对连接器上传送的码元序列中编码数据或控制信息。在CCIe总线上传 送的每一对连贯码元可包括两个不同码元。
[0029] 附图简述
[0030] 图1描绘了在各IC设备之间采用数据链路的装置，该数据链路根据多个可用标准 之一来选择性地操作。
[0031] 图2解说了用于在IC设备之间采用数据链路的装置的系统架构。
[0032] 图3是解说I2C-个字节写数据操作的时序图。
[0033] 图4是解说根据CCIe协议的串行总线上的数据传输的示例的时序图。
[0034] 图5解说了根据本文公开的某些方面的发射机和接收机的某些方面。
[0035] 图6解说了根据本文公开的某些方面的用于转码数据的编码方案。
[0036] 图7解说了 CCIe协议的某些方面的简化示例。
[0037] 图8解说了可在根据本文所公开的某些方面适配的接收机中使用的时钟和数据恢 复电路的一个示例。
[0038] 图9解说了根据本文所公开的一个或多个方面的由时钟和数据恢复电路生成的某 些信号的定时。
[0039] 图10解说了根据本文所公开的一个或多个方面提供的心跳时钟的某些方面。
[0040] 图11解说了根据本文所公开的一个或多个方面的在CCIe总线上传送的码元中编 码心跳字。
[0041] 图12解说了根据本文所公开的一个或多个方面的使用心跳字来生成的心跳时钟。
[0042] 图13是解说使用根据本文所公开的一个或多个方面提供的心跳时钟的同步过程 的第一状态图。
[0043]图14解说了可以模仿使用根据本文所公开的一个或多个方面提供的心跳时钟来 提供的同步字的传输序列的不例。
[0044] 图15是解说使用根据本文所公开的一个或多个方面提供的心跳时钟的同步过程 的第二状态图。
[0045] 图16是解说采用可根据本文所公开的某些方面来适配的处理电路的装置的示例 的框图。
[0046] 图17是根据本文所公开的一个或多个方面的用于由CCIe主设备执行的数据通信 的方法的流程图。
[0047] 图18是解说根据本文所公开的一个或多个方面的CCIe主设备的硬件实现的示例 的示图。
[0048] 图19是根据本文所公开的一个或多个方面的用于由CCIe从设备执行的数据通信 的方法的流程图。
[0049] 图20是解说根据本文所公开的一个或多个方面的CCIe从设备的硬件实现的示例 的示图。
[0050] 详细描述