处理电路可被部署为图1的处理电路 102、图2的设备202或设备230的至少一部分等。根据本公开的各种方面，本文所公开的元 素、或元素的任何部分、或者元素的任何组合可使用处理电路1602来实现。处理电路1602可 包括一个或多个处理器1604,其由硬件和软件模块的某种组合来控制。处理器1604的示例 包括:微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑 设备(PLD)、状态机、定序器、门控逻辑、分立的硬件电路、以及其他配置成执行本公开中通 篇描述的各种功能性的合适硬件。该一个或多个处理器1604可包括执行特定功能并且可由 软件模块1616之一来配置、增强或控制的专用处理器。该一个或多个处理器1604可通过在 初始化期间加载的软件模块1616的组合来配置，并且通过在操作期间加载或卸载一个或多 个软件模块1616来进一步配置。
[0121] 在所解说的示例中，处理电路1602可使用由总线1610-般化地表示的总线架构来 实现。取决于处理电路1602的具体应用和整体设计约束，总线1610可包括任何数目的互连 总线和桥接器。总线1610将各种电路链接在一起，包括一个或多个处理器1604、和存储 1606。存储1606可包括存储器设备和大容量存储设备，并且在本文可被称为计算机可读介 质和/或处理器可读介质。总线1610还可链接各种其他电路，诸如定时源、定时器、外围设 备、稳压器、和功率管理电路。总线接口 1608可提供总线1610与一个或多个收发机1612之间 的接口。收发机1612可针对处理电路所支持的每种联网技术来提供。在一些实例中，多种联 网技术可共享收发机1612中找到的电路系统或处理模块中的一些或全部。每个收发机1612 提供用于通过传输介质与各种其它装置通信的手段。取决于该装置的本质，也可提供用户 接口 1618(例如，按键板、显示器、扬声器、话筒、操纵杆），并且该用户接口 1618可直接或通 过总线接口 1608通信地耦合至总线1610。
[0122] 处理器1604可负责管理总线1610和一般处理，包括对存储在计算机可读介质（其 可包括存储1606)中的软件的执行。在这一方面，处理电路1602(包括处理器1604)可被用来 实现本文所公开的方法、功能和技术中的任一种。存储1606可被用于存储处理器1604在执 行软件时操纵的数据，并且该软件可被配置成实现本文所公开的方法中的任一种。
[0123] 处理电路1602中的一个或多个处理器1604可执行软件。软件应当被宽泛地解释成 意为指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件 包、例程、子例程、对象、可执行件、执行的线程、规程、函数、算法等，无论其是用软件、固件、 中间件、微代码、硬件描述语言、还是其他术语来述及皆是如此。软件可按计算机可读形式 驻留在存储1606中或驻留在外部计算机可读介质中。外部计算机可读介质和/或存储1606 可包括非瞬态计算机可读介质。作为示例，非瞬态计算机可读介质包括:磁存储设备(例如， 硬盘、软盘、磁条）、光盘(例如，压缩碟(CD)或数字多功能碟(DVD))、智能卡、闪存存储器设 备(例如，"闪存驱动器"、卡、棒、或钥匙驱动器）、随机存取存储器(RAM)、只读存储器(R0M)、 可编程ROM(PROM)、可擦式PROM(EPROM)、电可擦式PROM(EEPROM)、寄存器、可移动盘、以及任 何其他用于存储可由计算机访问和读取的软件和/或指令的合适介质。作为示例，计算机可 读介质和/或存储1606还可包括载波、传输线、和任何其它用于传送可由计算机访问和读取 的软件和/或指令的合适介质。计算机可读介质和/或存储1606可驻留在处理电路1602中、 处理器1604中、在处理电路1602外部、或跨包括该处理电路1602在内的多个实体分布。计算 机可读介质和/或存储1606可实施在计算机程序产品中。作为示例，计算机程序产品可包括 封装材料中的计算机可读介质。本领域技术人员将认识到如何取决于具体应用和加诸于整 体系统上的总体设计约束来最佳地实现本公开中通篇给出的所描述的功能性。
[0124] 存储1606可维持以可加载代码段、模块、应用、程序等来维持和/或组织的软件，其 在本文中可被称为软件模块1616。软件模块1616中的每一个可包括在安装或加载到处理电 路1602上并被一个或多个处理器1604执行时有助于运行时映像1614的指令和数据，运行时 映像1614控制一个或多个处理器1604的操作。在被执行时，某些指令可使得处理电路1602 执行根据本文所描述的某些方法、算法和过程的功能。
[0125] 软件模块1616中的一些可在处理电路1602初始化期间被加载，并且这些软件模块 1616可配置处理电路1602以实现本文所公开的各种功能的执行。例如，一些软件模块1616 可配置处理器1604的内部设备和/或逻辑电路1622,并且可管理对外部设备(诸如，收发机 1612、总线接口 1608、用户接口 1618、定时器、数学协处理器等）的访问。软件模块1616可包 括控制程序和/或操作系统，其与中断处理程序和设备驱动器交互并且控制对由处理电路 1602提供的各种资源的访问。这些资源可包括存储器、处理时间、对收发机1612的访问、用 户接口 1618等。
[0126] 处理电路1602的一个或多个处理器1604可以是多功能的，由此软件模块1616中的 一些被加载和配置成执行不同功能或相同功能的不同实例。这一个或多个处理器1604可附 加地被适配成管理响应于来自例如用户接口 1618、收发机1612和设备驱动器的输入而发起 的后台任务。为了支持多个功能的执行，这一个或多个处理器1604可被配置成提供多任务 环境，由此多个功能中的每个功能按需或按期望实现为由一个或多个处理器1604服务的任 务集。在一个示例中，多任务环境可使用分时程序1620来实现，分时程序1620在不同任务之 间传递对处理器1604的控制权，由此每个任务在完成任何未决操作之际和/或响应于输入 (诸如中断）而将对一个或多个处理器1604的控制权返回给分时程序1620。当任务具有对一 个或多个处理器1604的控制权时，处理电路有效地专用于由与控制方任务相关联的功能所 针对的目的。分时程序1620可包括操作系统、在循环基础上转移控制权的主循环、根据各功 能的优先级化来分配对一个或多个处理器1604的控制权的功能、和/或通过将对一个或多 个处理器1604的控制权提供给处置功能来对外部事件作出响应的中断驱动式主循环。
[0127] 图17包括解说用于数据通信的方法的流程图1700。该方法可由例如CCIe主设备 220执行。在步骤1702,在第一操作模式期间在CCIe总线230上以第一速率传送第一多个字。 第一多个字可包括数据或控制信息。
[0128] 在步骤1704，可在第二操作模式期间在CCIe总线230上以第二速率重复传送预定 义控制字。第二速率可以低于第一速率。该预定义控制字可导致针对在CCIe总线230上传送 的每个预定义控制字将在CCIe总线230的第一导线上传送的单个脉冲。可通过在与该预定 义控制字相对应的码元序列中的码元群之间引入延迟来获得第二速率。可在码元群之间引 入这些延迟以使得CCIe总线230的两根导线在每个延迟的历时中均未被驱动。
[0129] 在步骤1706,可在第二操作模式终止之后在CCIe总线230上以第一速率传送第二 多个字。在CCIe总线230上传送的每个字可在码元序列中传送。该码元序列中的每一对连贯 码元可包括两个不同码元。接收机可被配置成在两个或更多个码元在CCIe总线230上传送 时从CCIe总线230的信令状态转变中提取接收时钟。
[0130] 在本公开的一方面，该预定义控制字在CCIe总线230的信令状态中生成同步码型。 该预定义控制字可通过在码元群中传送与该预定义控制字相对应的码元序列来传送。每一 对连贯码元群可由延迟分隔开。每一个码元群可导致将在CCIe总线230的第一导线上传送 的脉冲，并且可在第一导线上传送该脉冲时导致CCIe总线230的第二导线的信令状态保持 不变。
[0131] 在本公开的一方面，该预定义控制字可通过将与该预定义控制字相对应的码元序 列划分成三码元群来传送。对于每个三码元群，该三码元群可以按第一码元传输速率在 CCIe总线230上传送，并且可延迟下一个三码元群中的第一码元的传输。与第一多个字相对 应的码元序列可以按第一码元传输速率来传送。
[0132] 在本公开的一方面，该码元序列中的每个码元在该码元在CCIe总线230上传送时 确定CCIe总线230的至少两根导线的信令状态。
[0133] 图18是解说采用处理电路1802的装置1800的硬件实现的示例的概念图。在该示例 中，处理电路1802可被实现成具有由总线1816-般化地表示的总线架构。取决于处理电路 1802的具体应用和整体设计约束，总线1816可包括任何数目的互连总线和桥接器。总线 1816将包括一个或多个处理器（由处理器1812-般地表示）、能配置成在连接器或导线1824 上通信的线接口电路1820以及计算机可读介质（由处理器可读存储介质1814-般地表示） 的各种电路链接在一起。总线1816还可链接各种其他电路，诸如定时源、定时器、外围设备、 稳压器、和功率管理电路。总线接口 1818提供总线1816之间的接口。一个或多个收发机(未 示出）可提供用于在传输介质上与各种其他装置通信的手段。取决于该装置的本质，也可提 供用户接口 1822(例如，按键板、显示器、扬声器、话筒、操纵杆）。一个或多个时钟生成电路 或模块1824可以设在处理电路1802内或者由处理电路1802和/或一个或多个处理器1812控 制。在一个不例中，时钟生成电路或模块1824可包括一个或多个晶体振荡器、一个或多个锁 相环设备和/或一个或多个可配置的时钟树。
[0134] 处理器1812负责管理总线1816和一般处理，包括对存储在处理器可读存储介质 1814上的软件的执行。该软件在由处理器1812执行时使处理电路1802执行上文针对任何特 定装置描述的各种功能。处理器可读存储介质1814还可被用于存储由处理器1812在执行软 件时操纵的数据。
[0135] 在一种配置中，该处理电路可包括配置成基于当前操作模式来管理时钟生成的模 块和/或电路1804、配置成使用串行总线1824来传送和接收信息的一个或多个模块和/或电 路1806、以及配置成管理在该装置处于冬眠模式时执行的功能和任务的模块和/或电路 1808。在一个示例中，该装置可在第一操作模式期间在串行总线1824上以第一速率传送第 一多个字、在第二操作模式期间在串行总线1824上以第二速率重复传送预定义控制字、以 及在第二操作模式终止之后在串行总线1824上以第一速率传送第二多个字。第一多个字可 包括数据或控制信息。第二速率可以低于第一速率。在串行总线1824上传送的每个字是在 码元序列中传送的。该码元序列中的每一对连贯码元可包括两个不同码元。接收机可被配 置成在两个或更多个码元在串行总线1824上传送时从串行总线1824的信令状态转变中提 取接收时钟。
[0136] 图19包括解说用于数据通信的方法的流程图1900。该方法可由例如CCIe从设备 202执行。在步骤1902,在设备202处于传送操作模式时生成传送时钟。该传送时钟可被用于 在将在CCIe总线230的一对连接器上传送的码元序列中编码数据或控制信息。
[0137] 在步骤1904,可在另一设备正在CCIe总线230上传送信息时从CCIe总线230的信令 状态转变中提取接收时钟。
[0138] 在步骤1906,可在冬眠操作模式期间抑制、终止、挂起或中止至少一个时钟信号。
[0139] 在步骤1908,该接收时钟可被用于在冬眠操作模式期间控制从设备的一个或多个 操作。在CCIe总线230上传送的每一对连贯码元可包括两个不同码元。
[0140] 在本公开的一方面，可在该从设备未在CCIe总线230上传送码元时抑制该传送时 钟。该接收时钟在CCIe总线230处于空闲操作模式时可比在CCIe总线230的两个节点之间传 送数据或控制信息时具有更长的周期。
[0141] 在本公开的一方面，提取接收时钟包括在CCIe总线230处于空闲操作模式时从 CCIe总线230上传送的码元中提取心跳时钟。该心跳时钟可从与预定义控制字相对应的码 元序列中提取。该心跳时钟可具有比在CCIe总线230的两个节点之间传送数据或控制信息 时从CCIe总线230提取的接收时钟更低的频率。
[0142] 在本公开的一方面，可在CCIe总线230的信令状态转变中确定同步