一种用于无源标签芯片的eda和fpga可重用验证系统的制作方法
【专利摘要】本发明涉及一种用于无源标签芯片的EDA和FPGA可重用验证系统，包括EDA环境验证系统和FPGA环境验证系统，所述EDA环境验证系统中的阅读器verilog模型(2)和DUT(7)与FPGA环境验证系统中的阅读器verilog模型(1?3)和DUT(1?10)相互重用。本发明的验证系统中EDA和FPGA验证环境可以重用阅读器和标签的verilog代码，这样使得EDA和FPGA采用的代码是一模一样的，RTL代码不用在两个验证系统之间进行改动，这样避免了小改动带来的大风险。
【专利说明】
一种用于无源标签芯片的EDA和FPGA可重用验证系统
技术领域
[0001 ] 本发明涉及一种用于无源标签芯片的EDA和FPGA可重用验证系统。
【背景技术】
[0002]当前业界主流EDA验证系统如图1所示的，是将被验证模块DUT例化在验证环境中，通过给DUT加激励，观察DUT输出来进行的，这样的缺陷是验证工程师写的读写器SV模型有缺陷的话无法被验证，还有验证工程师和设计工程师同时忽略掉的场景很难被发现。
[0003]当前业界主流FPGA验证系统如图2所示的，是实用实物产品阅读器通过天线与下载到FPGA板子上的标签RTL代码进行通信验证，该系统的缺陷是实物产品阅读器的所有场景只是验证空间的很小一部分，而且所有参数已经固定或者变动太小或太大，不符合标准要求，还有就是阅读器的开发进度可能比标签开发进度落后，这样一个验证系统对阅读器厂家的依赖太大，严重阻碍标签的开发进度。
[0004]如何对标签进行代码实现，避免设计工程师遗漏掉的场景，使得观察输出的验证更加充分完备是现有技术待解决的问题。
【发明内容】
[0005]本发明的目的在于:针对现有技术中存在的上述技术问题，提供一种高效率、完备的验证系统。
[0006]本发明是通过以下技术方案实现的:
[0007]一种用于无源标签芯片的EDA和FPGA可重用验证系统:包括EDA环境验证系统和FPGA环境验证系统；
[0008]所述EDA环境验证系统中的阅读器simulink模型、阅读器veri log模型和激励发生器与选择控制器一的输入端相连，选择控制器的输出端分别与标签simulink模型、标签SV模型和DUT的输入端相连，所述标签simulink模型、标签SV模型和DUT的输出端通过选择控制器二与结果对比器、结果检查器相连；
[0009]所述FPGA环境验证系统中的上位机软件与阅读器相连，阅读器verilog模型与阅读器射频模块一相连，阅读器的算法模型通过阅读器板级实现模块与阅读器射频模块二相连;所述阅读器、阅读器射频模块一和阅读器射频模块二的输出端与选择控制器相连;标签射频模块与DUT连接;所述选择控制器与标签射频模块采用天线模块相互通信；
[0010]所述EDA环境验证系统中的阅读器veri log模型和DUT与FPGA环境验证系统中的阅读器veri log模型和DUT相互重用。
[0011 ] 进一步，所述EDA环境验证系统中的阅读器simul ink模型由验证工程师一进行编写和调试通过，该模型可以模拟阅读器进行激励发送和标签的返回检测。
[0012]所述EDA环境验证系统中的阅读器的verilog模型，由验证工程师一进行编写和调试通过，该模型可以模拟阅读器进行激励发送和标签的返回检测。
[0013]进一步，所述EDA环境验证系统中的激励发生器由验证工程师二采用systemverilog 编写。
[0014]进一步，所述EDA环境验证系统中的选择控制器一，可以控制阅读器simulink模型、阅读器veri log模型和激励发生器和标签s imul ink模型、标签SV模型和DUT的接口通路，可以选择阅读器simul ink模型、阅读器veri log模型和激励发生器中的任意一路、两路或三路进行和标签s imul ink模型、标签SV模型和DUT进行通信。
[0015]所述EDA环境验证系统中的标签s imul ink模型由算法工程师采用MATLABS頂ULINK+M语言实现，作为标签芯片RTL代码的参考模型，用作比对验证。
[0016]所述EDA环境验证系统中的标签SV模型由验证工程师采用system veri log编写，作为标签芯片RTL代码的参考模型，用作比对验证。
[0017]进一步，所述EDA环境验证系统中的DUT为标签芯片的RTL代码，由设计人员采用verilog语言编写。
[0018]进一步，所述EDA环境验证系统中的结果对比器、结果检查器对标签simulink模型、标签SV模型和DUT经过选择控制器二选择的结果进行验证。
[0019]所述FPGA环境验证系统中的上位机软件由阅读器厂家开发，控制阅读器进行收发等操作。
[0020]所述FPGA环境验证系统中的阅读器由阅读器厂家开发，通过上位机软件控制，可以和标签进行各种场景的交互。
[0021]进一步，所述FPGA环境验证系统中的阅读器verilog模型由标签厂家的验证工程师开发，采用ver i log语言实现，要求能够进行FPGA综合、下载，能够同时嵌入到EDA环境验证系统中进行仿真验证，用来在特定的场景下面替代阅读器和标签进行交互。
[0022]所述FPGA环境验证系统中的阅读器射频模块一可以由阅读器厂家开发，也可以由标签厂家自己开发。
[0023]进一步，所述FPGA环境验证系统中的阅读器的算法模型由算法工程师开发，采用MATLAB S頂ULINK+M语言实现。
[0024]进一步，所述FPGA环境验证系统中的阅读器板级实现模块采用DSP+FPGA，阅读器的算法模型通过编译后下载到DSP，DSP再联合FPGA共同完成对标签的交互操作。
[0025]所述FPGA环境验证系统中的阅读器射频模块二发送时完成阅读器信号的上变频及信号放大，通过天线发射出去，接收时完成接收信号的下变频及信号放大操。
[0026]所述FPGA环境验证系统中的选择控制器可以选择任意一个、两个、三个，以便完成和标签的各种交互场景，如防碰撞、群读、会话群等操作。
[0027]所述FPGA环境验证系统中的标签射频模块发送时完成标签信号的上变频及信号放大，通过天线发射出去，接收时完成接收信号的下变频及信号放大操作。
[0028]进一步，所述FPGA环境验证系统中的DUT，即为标签芯片的RTL verilog代码实现，该代码通过验证、综合、布局布线后生成⑶S最终交互给芯片生产厂家进行生产。
[0029]综上所述，由于采用了上述技术方案，本发明的有益效果是:
[0030]1、本发明的验证系统中两个验证工程师一个对阅读器进行ver i 1g实现，一个对标签进行system verilog实现，这样实现了对阅读器的比对验证，阅读器和标签都能够得到充分完善的验证，标签厂家不用依赖于阅读器厂家的开发进度。
[0031]2、本发明的验证系统中验证工程师和设计工程师分别采用system verilog和verilog对标签进行代码实现，避免了设计工程师遗漏掉的场景，这样的比对验证比单一的对verilog代码进行灌激励、观察输出的验证更加充分完备。
[0032 ] 3、本发明的验证系统中EDA和FPGA验证环境可以重用阅读器和标签的ver i I og代码，这样使得EDA和FPGA采用的代码是一模一样的，RTL代码不用在两个验证系统之间进行改动，这样避免了小改动带来的大风险。
【附图说明】
[0033]本发明将通过例子并参照附图的方式说明，其中:
[0034]图1为现有技术的EDA验证系统框图；
[0035]图2为现有技术的FPGA验证系统框图；
[0036]图3为本发明的EDA验证系统框图；
[0037]图4为本发明【具体实施方式】的标签芯片基带的EDA验证系统框图；
[0038]图5为本发明的FPGA验证系统框图；
[0039]图6为本发明【具体实施方式】的含可重用模块的FPGA验证系统框图。
【具体实施方式】
[0040]本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
[0041]本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
[0042]如图3和5所示的，一种用于无源标签芯片的EDA和FPGA可重用验证系统:包括EDA环境验证系统和FPGA环境验证系统；
[0043]所述EDA环境验证系统中的阅读器simul ink模型1、阅读器veri log模型2和激励发生器3与选择控制器一4的输入端相连，选择控制器4的输出端分别与标签simul ink模型5、标签SV模型6和DUT7的输入端相连，所述标签simulink模型5、标签SV模型6和DUT7的输出端通过选择控制器二 8与结果对比器、结果检查器9相连；
[0044]所述FPGA环境验证系统中的上位机软件1-1与阅读器1-2相连，阅读器ver i I og模型1-3与阅读器射频模块一 1-4相连，阅读器的算法模型1-5通过阅读器板级实现模块1-6与阅读器射频模块二 1-7相连;所述阅读器1-2、阅读器射频模块一 1-4和阅读器射频模块二 1-7的输出端与选择控制器1-8相连;标签射频模块1-9与DUT1-10连接;所述选择控制器1-8与标签射频模块1-9采用天线模块相互通信；
[0045]所述EDA环境验证系统中的阅读器veri log模型2和DUT7与FPGA环境验证系统中的阅读器verilog模型1-3和DUT1-10相互重用。
[0046]具体地，所述EDA环境验证系统中的阅读器simul ink模型I由验证工程师一进行编写和调试通过，该模型可以模拟阅读器进行激励发送和标签的返回检测。
[0047]所述EDA环境验证系统中的阅读器的verilog模型2，由验证工程师一进行编写和调试通过，该模型可以模拟阅读器进行激励发送和标签的返回检测。
[0048]具体地，所述EDA环境验证系统中的激励发生器3由验证工程师二采用systemverilog 编写。
[0049]具体地，所述EDA环境验证系统中的选择控制器一4，可以控制阅读器s imul ink模型1、阅读器verilog模型2和激励发生器3和标签simulink模型5、标签SV模型6和DUT7的接口通路，可以选择阅读器simul ink模型1、阅读器veri log模型2和激励发生器3中的任意一路、两路或三路进行和标签s imul ink模型5、标签SV模型6和DUT7进行通信。
[0050]所述EDA环境验证系统中的标签s imul ink模型5由算法工程师采用MATLABS頂ULINK+M语言实现，作为标签芯片RTL代码的参考模型，用作比对验证。
[0051 ] 所述EDA环境验证系统中的标签SV模型6由验证工程师采用system verilog编写，作为标签芯片RTL代码的参考模型，用作比对验证。
[0052]具体地，所述EDA环境验证系统中的DUT7为标签芯片的RTL代码，由设计人员采用verilog语言编写。
[0053]具体地，所述EDA环境验证系统中的结果对比器、结果检查器9对标签simulink模型5、标签SV模型6和DUT7经过选择控制器二 8选择的断言进行验证。
[0054]所述FPGA环境验证系统中的上位机软件1-1由阅读器厂家开发，控制阅读器进行收发等操作。
[0055]所述FPGA环境验证系统中的阅读器1-2由阅读器厂家开发，通过上位机软件控制，可以和标签进行各种场景的交互。
[0056]具体地，所述FPGA环境验证系统中的阅读器veri log模型1_3由标签厂家的验证工程师开发，采用verilog语言实现，要求能够进行FPGA综合、下载，能够同时嵌入到EDA环境验证系统中进行仿真验证，用来在特定的场景下面替代阅读器和标签进行交互。
[0057]所述FPGA环境验证系统中的阅读器射频模块一1-4可以由阅读器厂家开发，也可以由标签厂家自己开发。
[0058]具体地，所述FPGA环境验证系统中的阅读器的算法模型1-5由算法工程师开发，采用MATLAB S頂ULINK+M语言实现。
[0059]具体地，所述FPGA环境验证系统中的阅读器板级实现模块1-6采用DSP+FPGA，阅读器的算法模型通过编译后下载到DSP，DSP再联合FPGA共同完成对标签的交互操作。
[0060]所述FPGA环境验证系统中的阅读器射频模块二1-7发送时完成阅读器信号的上变频及信号放大，通过天线发射出去，接收时完成接收信号的下变频及信号放大操。
[0061 ] 所述FPGA环境验证系统中的选择控制器1-8可以选择任意一个、两个、三个，以便完成和标签的各种交互场景，如防碰撞、群读、会话群等操作。
[0062]所述FPGA环境验证系统中的标签射频模块1-9发送时完成标签信号的上变频及信号放大，通过天线发射出去，接收时完成接收信号的下变频及信号放大操作。
[0063]具体地，所述FPGA环境验证系统中的DUT1-10，即为标签芯片的RTL verilog代码实现，该代码通过验证、综合、布局布线后生成⑶S最终交互给芯片生产厂家进行生产。
[0064]如图4所示的，【具体实施方式】中的标签芯片基带的EDA验证系统，包括接口MUX(选择控制信号通路)、VMM阅读器激励生产器、VMM标签激励生成器、η个阅读器SV模型、η个阅读器verilog模型、η个标签SV模型、接口监测器(接口断言器)、阅读器监测器(阅读器断言器)和代码覆盖率收集(功能覆盖率收集)；VMM测试用例通过VMM环境配置、阅读器模型配置和标签配置处理后分别与VMM阅读器激励生产器和VMM标签激励生成器相互通信，所述接口MUX(选择控制信号通路)分别与VMM阅读器激励生产器、VMM标签激励生成器、η个阅读器SV模型、η个阅读器veri log模型、η个标签SV模型、η个标签RTL、接口监测器(接口断言器)相通信连接；
[0065]所述η个标签SV模型与η个标签RTL—一对应，分别与η个标签比对逻辑相通信连接。即为标签SV模型一和标签一 RTL分别与标签比对逻辑一相通信连接，标签SV模型二和标签二RTL分别与标签比对逻辑二相通信连接，标签SV模型η和标签n RTL分别与标签比对逻辑η相通信连接。
[0066]η个标签RTL分别与标签监测器(标签断言器)和代码覆盖率收集(功能覆盖率收集)相通信连接。
[0067]所述η个阅读器SV模型、η个阅读器veri log模型--对应，分别与η个阅读器比对逻辑相通信连接。即为阅读器SV模型一和阅读器verilog模型一分别与阅读器比对逻辑一相通信连接，阅读器SV模型二和阅读器verilog模型二分别与阅读器比对逻辑二相通信连接，阅读器SV模型η和阅读器ver i log模型η分别与阅读器比对逻辑η相通信连接。
[0068]η个阅读器SV模型分别与阅读器监测器(阅读器断言器)相通信连接。
[0069]具体地，阅读器比对逻辑一，对阅读器的SV(system verilog)模型一和verilog模型一进行对比，采用主时钟对前向和反向链路信号进行采样对比，在时钟上升沿时进行对比，两个模型对比不一致则报错，完全比对上则报TEST PASS。
[0070]具体地，阅读器比对逻辑二，对阅读器的SV(system verilog)模型二和verilog模型二进行对比，采用主时钟对前向和反向链路信号进行采样对比，在时钟上升沿时进行对比，两个模型对比不一致则报错，完全比对上则报TEST PASS。
[OO71 ] 具体地，阅读器比对逻辑n，对阅读器的SV(system verilog)模型η和verilog模型η进行对比，采用主时钟对前向和反向链路信号进行采样对比，在时钟上升沿时进行对比，两个模型对比不一致则报错，完全比对上则报TEST PASS。
[0072]具体地，阅读器SV模型一，采用system veri log对阅读器SV模型进行实现，该SV模型能满足相应RFID标准协议中阅读器的所有功能性能要求。该模型主要用来模拟阅读器对标签进行通信，从而可以验证标签芯片的各项功能性能是否满足要求。
[0073]具体地，阅读器SV模型二，采用system veri log对阅读器SV模型进行实现，该SV模型能满足相应RFID标准协议中阅读器的所有功能性能要求。
[0074]具体地，阅读器SV模型η，采用system veri log对阅读器SV模型进行实现，该SV模型能满足相应RFID标准协议中阅读器的所有功能性能要求。
[0075]具体地，阅读器veri log模型一，采用veri log对阅读器进行实现，该veri log模型能满足相应RFID标准协议中阅读器的所有功能性能要求。该模型主要用来模拟阅读器对标签进行通信，从而可以验证标签芯片的各项功能性能是否满足要求。该模型可以和阅读器SV模型一进行对比验证。该模型还可以下载到FPGA板子上，在板级模拟阅读器和标签进行通信。阅读器verilog模型I?η是可重用模块，既可以用在EDA验证环境中进行仿真验证，也可以下载到FPGA板子上进行板级的测试验证。
[0076]具体地，阅读器veri log模型二，采用veri log对阅读器进行实现，该veri log模型能满足相应RFID标准协议中阅读器的所有功能性能要求。该模型主要用来模拟阅读器对标签进行通信，从而可以验证标签芯片的各项功能性能是否满足要求。该模型还可以下载到FPGA板子上，在板级模拟阅读器和标签进行通信。
[0077]具体地，阅读器veri log模型η，采用veri log对阅读器进行实现，该veri log模型能满足相应RFID标准协议中阅读器的所有功能性能要求。该模型主要用来模拟阅读器对标签进行通信，从而可以验证标签芯片的各项功能性能是否满足要求。该模型还可以下载到FPGA板子上，在板级模拟阅读器和标签进行通信。
[0078]具体地，标签SV模型一，采用systemveri log对标签SV模型进行实现，该模型用来作为标签verilog代码的参考模型，在EDA仿真验证中，标签SV模型一可以和标签verilog代码(标签一 RTL)进行对比验证。
[0079]具体地，标签SV模型二，采用systemverilog对标签SV模型进行实现，该模型用来作为标签verilog代码的参考模型，在EDA仿真验证中，标签SV模型二可以和标签verilog代码(标签二 RTL)进行对比验证。
[0080]具体地，标签SV模型n，采用systemverilog对标签SV模型进行实现，该模型用来作为标签verilog代码的参考模型，在EDA仿真验证中，标签SV模型η可以和标签verilog代码(标签n RTL)进行对比验证。
[0081 ] 具体地，标签一RTL，采用硬件描述语言veri log代码实现，标签RTL veri log代码的例化模块(标签一RTL?标签n RTL的代码都是一样的，只是在该验证环境中使用不同的名字标记，表示不同的标签)。标签一RTL可以和标签SV模型一进行任意场景的对比验证。该代码要求可以综合、布局布线、最终投片生产。还能下载到FPGA进行板级调试。该模块也是EDA和FPGA可重用的模块。
[0082]具体地，标签二RTL，采用硬件描述语言veri log代码实现，标签RTL veri log代码的例化模块。标签二 RTL可以和标签SV模型二进行任意场景的对比验证。该代码要求可以综合、布局布线、最终头片生产。还能下载到FPGA进行板级调试。该模块也是EDA和FPGA可重用的模块。
[0083]具体地，标签n RTL，采用硬件描述语言veri log代码实现，标签RTL veri log代码的例化模块。标签n RTL可以和标签SV模型η进行任意场景的对比验证。该代码要求可以综合、布局布线、最终投片生产。还能下载到FPGA进行板级调试。该模块也是EDA和FPGA可重用的模块。
[0084]具体地，标签比对逻辑一，对标签的SV( system veri log)模型一和veri log模型一进行对比，采用主时钟对前向和反向链路信号进行采样对比(子模块及模块中间的重要信号也要拉出来进行对比)，在时钟上升沿时进行对比，两个模型对比不一致则报错，完全比对上则报TEST PASS0
[0085]具体地，标签比对逻辑二，对标签的SV( system veri log)模型二和veri log模型二进行对比，采用主时钟对前向和反向链路信号进行采样对比(子模块及模块中间的重要信号也要拉出来进行对比)，在时钟上升沿时进行对比，两个模型对比不一致则报错，完全比对上则报TEST PASS0
[0086]具体地，标签比对逻辑η，对标签的SV( system veri log)模型η和veri log模型η进行对比，采用主时钟对前向和反向链路信号进行采样对比(子模块及模块中间的重要信号也要拉出来进行对比)，在时钟上升沿时进行对比，两个模型对比不一致则报错，完全比对上则报TEST PASS0
[0087]具体地，VMM(Verif icat1n Methodology Manual，验证方法学手册)测试用例，采用system veri log或veri log进行编写。每个测试用例的配置及初始化数据配置由excel表格生成，生成的配置文件必须满足peri脚本的要求，因为这些配置都要通过peri脚步处理后传给VMM验证环境使用。
[0088]具体地，VMM环境配置、阅读器模型配置、标签配置，由peri脚本根据最原始的excel表格配置生成。这些配置的格式必须满足VMM环境读取文件的格式要求，不同的配置传给环境中例化的不同模块使用。
[0089]具体地，VMM阅读器激励生成器，采用system verilog编写，即是将激励按照阅读器的时序要求灌输到接口控制器的接口上面，供后续模块的选择使用。
[°09°]具体地，VMM标签激励生成器，采用system verilog编写，即是将激励按照标签的时序要求灌输到接口控制器的接口上面，供后续模块的选择使用。
[0091 ]具体地，接口选择控制器，在多个阅读器SV模型、多个标签SV模型、多个阅读器verilog模型、多个标签RTL代码模块之间根据配置来控制接口的通和断，以便实现不同的测试场景。主要的测试场景有多个阅读器对多个标签、多个阅读器对一个标签、一个阅读器对一个标签、一个阅读器对多个标签(其中阅读器可以为SV模型或veri I og模型，标签可以为SV模型或verilog代码)。这些测试场景可以覆盖标准协议中所有的应用场景。
[0092]具体地，接口监测器和接口断言器，即是对接口MUX(选择控制信号通路)中描述的接口的监测和断言。监测器采用system verilog实现，采用验证环境主时钟对接口中的各种信号进行采样，看这些信号响应是否满足标准协议要求。断言器是对接口中的某些信号进行推断，例如“标签η的响应信号频率在310KHZ?330KHZ之间”，如果该信号频率满足要求，则断言成功(采集信号频率的代码需要单独编写，采用system verilog)。
[0093]具体地，阅读器监测器和阅读器断言器，对阅读器verilog模型进行监测和断言。可以对阅读器外部接口信号进行监测和断言，也可以对阅读器内部子模块之间的接口信号及底层模块内部重要信号进行监测和断言。
[0094]具体地，标签监测器和标签断言器，对标签verilog代码进行监测和断言。可以对标签外部接口信号进行监测和断言，也可以对标签内部子模块之间的接口信号及底层模块内部重要信号进行监测和断言。
[0095]具体地，代码覆盖率和功能覆盖率收集，功能覆盖率需要单独编写代码，根据标准协议中要求的所有功能性能指标，采用system veri log代码实现，需要嵌入到EDA验证环境中，用一个使能控制其收集或者是不收集。代码覆盖率不需要单独编写代码，EDA软件会在标签verilog代码上面显示代码覆盖率收集情况。代码覆盖率达标后，才开始收集功能覆盖率，功能覆盖率要求达到100 %才能出口。
[0096]如图6所示的，【具体实施方式】中的含可重用模块的FPGA验证系统，包括接口、n个上位机软件、η个阅读器(实物产品)、η个阅读器射频模块、η个阅读器ver i I og模型、η个标签射频模块和η个标签RTL。所述接口分别与η个阅读器ver i log模型相通信连接。
[0097 ] η个阅读器射频模块与η个阅读器ver i log模型--对应，且相互通信连接。即为阅读器射频模块一与阅读器verilog模型一相互通信连接，阅读器射频模块二与阅读器veri log模型二相互通信连接，阅读器射频模块η与阅读器veri log模型η相互通信连接。
[0098]η个标签射频模块和η个标签RTL—一对应，且相互通信连接。即为标签射频模块一与标签一 RTL相互通信连接，标签射频模块二与标签二 RTL相互通信连接，标签射频模块η与标签n RTL相互通信连接。
[0099]η个上位机软件和η个阅读器(实物产品)一一对应，且相互通信连接，η个阅读器(实物产品)通过天线模块(ant-Ι?ant-n)接收η个标签射频模块通过天线模块(ant 2n+l?ant-3n)发出的信号。
[0?00] η个阅读器￥61*;[108模型通过天线模块(3111:-11+1?3111:-211)接收11个标签射频模块通过天线模块(ant 2n+l?ant-3n)发出的信号。
[Ο?Ο? ] η个阅读器verilog模型分别由上位机软件加FPGA控制，并和示波器加逻辑分析仪一相通信连接。
[0102]η个标签RTL分别与示波器加逻辑分析仪二相通信连接。
[0103]具体地，η个上位机软件由阅读器厂家开发，用来控制实物产品阅读器的收发等操作，采用C语言实现。
[0104]具体地，η个阅读器(实物产品)由阅读器厂家开发，根据上位机软件的指令，向标签发出相应的命令或命令集群，并接收标签返回的信号。
[0105]具体地，η个阅读器射频模块由阅读器厂家开发或标签厂家开发。下行主要完成基带信号的调制、混频、上变频、功率放大，再通过天线发射出去。上行主要完成接收信号的滤波、解调、信号放大后给阅读器基带模块。
[0106]具体地，η个阅读器verilog模型由标签厂家验证工程师编写。主要用来模拟实物阅读器对标签进行收发操作。
[0107]具体地，η个标签射频模块主要完成接收信号的时钟恢复、解调、滤波等，完成反射信号的调制等操作。
[0108]具体地，η个标签RTL由标签厂家逻辑设计工程师开发，对RFID标准协议进行硬件实现。
[0109]具体地，示波器+逻辑分析仪，示波器用来观察阅读器的前向和反向信号，逻辑分析仪用来分析阅读器基带的功能和时序正确性。
[0110]以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。
【主权项】
1.一种用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于:包括EDA环境验证系统和FPGA环境验证系统； 所述EDA环境验证系统中的阅读器simul ink模型(I)、阅读器verilog模型(2)和激励发生器(3)与选择控制器一 (4)的输入端相连，选择控制器(4)的输出端分别与标签simulink模型(5)、标签SV模型(6)和DUT(7)的输入端相连，所述标签simulink模型(5)、标签SV模型(6)和DUT(7)的输出端通过选择控制器二 (8)与结果对比器、结果检查器(9)相连； 所述FPGA环境验证系统中的上位机软件(1-1)与阅读器(1-2)相连，阅读器verilog模型(1-3)与阅读器射频模块一(1-4)相连，阅读器的算法模型(1-5)通过阅读器板级实现模块(1-6)与阅读器射频模块二(1-7)相连;所述阅读器(1-2)、阅读器射频模块一(1-4)和阅读器射频模块二( 1-7)的输出端与选择控制器(1-8)相连;标签射频模块(1-9)与DUT( 1-10)连接;所述选择控制器(1-8)与标签射频模块(1-9)采用天线模块相互通信； 所述EDA环境验证系统中的阅读器ver i log模型(2)和DUT (7)与FPGA环境验证系统中的阅读器ver i log模型(1-3)和DUT(1-1O)相互重用。2.根据权利要求1所述的用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于，所述Η)Α环境验证系统中的阅读器simulink模型(I)由验证工程师一进行编写和调试通过，该模型可以模拟阅读器进行激励发送和标签的返回检测。3.根据权利要求1所述的用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于，所述EDA环境验证系统中的激励发生器(3)由验证工程师二采用system verilog编写。4.根据权利要求1所述的用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于，所述EDA环境验证系统中的选择控制器一(4)，可以控制阅读器simulink模型(I)、阅读器verilog模型(2)和激励发生器(3)和标签simulink模型(5)、标签SV模型(6)和DUT(7)的接口通路，可以选择阅读器simulink模型(I)、阅读器verilog模型(2)和激励发生器(3)中的任意一路、两路或三路进行和标签s imul ink模型(5)、标签SV模型(6)和DUT( 7)进行通信。5.根据权利要求1所述的用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于，所述EDA环境验证系统中的DUT(7)为标签芯片的RTL代码，由设计人员采用verilog语言编写。6.根据权利要求1所述的用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于，所述EDA环境验证系统中的结果对比器、结果检查器(9)对标签simulink模型(5)、标签SV模型(6)和DUT (7)经过选择控制器二 (8)的选择进行验证。7.根据权利要求1所述的用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于，所述FPGA环境验证系统中的阅读器veri 1g模型(1_3)由标签厂家的验证工程师开发，采用verilog语言实现，要求能够进行FPGA综合、下载，能够同时嵌入到EDA环境验证系统中进行仿真验证，用来在特定的场景下面替代阅读器和标签进行交互。8.根据权利要求1所述的用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于，所述FPGA环境验证系统中的阅读器的算法模型(1-5)由算法工程师开发，采用MATLABS頂ULINK+M语言实现。9.根据权利要求1所述的用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于，所述FPGA环境验证系统中的阅读器板级实现模块(1-6)采用DSP+FPGA，阅读器的算法模型通过编译后下载到DSP，DSP再联合FPGA共同完成对标签的交互操作。10.根据权利要求1所述的用于无源标签芯片的EDA和FPGA可重用验证系统，其特征在于，所述FPGA环境验证系统中的DUT(1-10)，即为标签芯片的RTL verilog代码实现，该代码通过验证、综合、布局布线后生成⑶S最终交互给芯片生产厂家进行生产。
【文档编号】G06F11/36GK106095675SQ201610398841
【公开日】2016年11月9日
【申请日】2016年6月7日
【发明人】蔡友, 向晓安, 张建, 王立泉
【申请人】无锡键桥电子科技有限公司