专利名称：研磨用芯片的制作方法
技术领域：
本发明涉及对装设于评价半导体器件特性的评价试验装置上的半导体安装用插座的接触脚进行研磨、以去除附着在接触脚上的异物用的研磨用芯片。
背景技术：
对于半导体器件的评价试验装置，根据半导体器件的型式和评价试验的种类(老化、测试及最后试验等)来使用各种型式的半导体器件安装用插座。例如对于典型的半导体器件的IC，有一种带有从IC本体下面向下方延伸的多个插脚的型式，这种IC使用了在与IC下面接合的上面设置IC安装部的IC插座。IC安装部包含例如与引脚数目相同数目的成对的接触片，在IC安装在IC插座上时，将各IC引脚插入一对接触片间。另外，对于带有从IC本体侧面向侧方延伸的多个引线片型式的IC，使用例如在插座本体中央部上设置IC容纳空间的IC插座。这种IC插座，典型地具有设在插座本体的IC容纳空间周围且与IC引线片相同数目的接触片。接触片的前端部从容纳于容纳空间的IC的上方朝向IC引线片的斜下方延伸。要将IC安装在IC插座上，就要使与容纳在插座本体的容纳空间内的IC相对配置的盖体移动到IC侧，通过盖体的移动使接触片的前端部向下移动而使接触片的前端面与IC引线片的前端部的平坦上面接触，进行IC与IC插座的连接。
在IC插座的接触片和接触脚(以下统称为接触脚)上，容易附着从外部飞来的灰尘或从IC引线上脱落的焊锡之类的异物。若异物附着在接触脚上，则会在IC引线与接触脚之间产生接触不良或短路，而不能进行所要进行的评价试验。因此，将IC插入IC插座之前，要进行对IC插座的接触脚吹高压空气等的异物去除处理，但难以可靠地将细微的异物去除。
一般，在IC引线片和引线脚(以下统称为IC引线)上实施镀焊锡，而在IC插座的接触脚上实施镀金。在评价试验中将试验对象的IC依次安装在IC插座上，当IC插座的接触脚与IC引线接触时，微量的焊锡从IC引线上转移到接触脚上。并且，在对多个IC进行评价试验期间，从IC引线向接触脚反复转移焊锡而在接触脚的表面上逐渐堆积焊锡，同时焊锡成分在接触脚表面的镀金当中扩散而形成扩散层。该扩散层随时间推移而氧化形成被膜层，故接触脚与引线间的电阻增大。因此，随着IC插座的使用次数增加而不断形成氧化被膜层，即使对于正常的IC来说，在评价试验中也会有被误认为“不良”的评价。
因此，当IC插座的使用次数达到规定的次数或使用时间达到规定的期间时，要进行吹气、超声波清洗以及洗刷等的清洗，以去除附着在IC插座的接触脚上的焊锡和氧化被膜等异物。但是，靠这样的清洗来充分去除异物是困难的。
因此，必须早期地更换高价的IC插座，而且，在更换IC插座时，一般，需要将搭载有IC插座的印刷电路板与IC插座一起从试验装置上卸下。另外，对于IC插座从印刷电路板上卸下和在印刷电路板上安装新的IC插座需要时间。因此，要连续运转试验装置，必须预先准备已安装IC插座的备用的印刷电路板。
日本发明专利公开1998年第82826号公报上揭示了一种与上述的吹气等清洗技术不同的清洗技术。揭示在该公报上的清洗方法及装置专门适用于安装那种IC型式的IC插座的清洗，即该IC具有从IC本体的下面延伸的引线脚。该IC插座在与IC的接合面上具有多个成对的接触片，各IC引线被拔出和插入各对的接触片。在清洗中，当使代替试验对象的IC的清洗头从IC插座的上方向该插座移动、使其与IC插座上面接合时，清洗头的各清洗脚(锉刀状的研磨部)就被插入IC插座的各对的接触片间，以去除附着在接触片上的异物。如此，公开在上述公报上的清洗技术揭示了通过研磨来去除附着在接触片上的异物这种技术概念，但这种清洗技术只不过是可适用于具有从本体下面延伸的引线脚的IC型式的IC插座的清洗。另外，具有清洗脚的、该清洗脚带有与IC引线脚相同数目的锉刀状的研磨部的清洗头结构复杂且成本高，并有因使用锉刀状的研磨部的研磨而使IC插座的接触片过分磨损之虞。
在日本发明专利公开1994年第314899号公报上所揭示的半导体插拔装置及方法中，在将IC安装在IC插座上之前的阶段，朝向与安装有IC插座的试验装置另体并与该试验装置相对配置的清洗装置来输送IC，使IC引线与清洗装置的锉刀抵接来去除IC引线上的附着物。揭示在该公报上的装置及方法只不过是要对IC引线进行清洗，而不能用来去除IC插座的接触脚上的异物。另外，在将IC相对于清洗装置进行定位、进行异物去除处理后，必须将IC相对于IC插座进行定位，而定位控制很难，并且需要清洗装置和其配设空间，成本增高。而且，即使可将该清洗技术用于去除接触脚上的异物，在去除异物时也必须将IC插座从试验装置上卸下，那么，随着这种卸下就会产生已叙述那样的不良情况，并有因使用锉刀的清洗而使IC插座的接触脚过分磨损之虞。
日本发明专利公开1995年第234262号公报上所揭示的IC插座的洗净方法及装置是，将用于评价试验的IC插座从试验装置上卸下，接着将IC插座电极(接触脚)浸渍在酸性的药液中来去除附着在电极上的焊锡，再将洗净好的IC插座安装在试验装置上。采用如此IC插座洗净技术，在去除接触脚上的焊锡时，必须将IC插座从试验装置上卸下。此外，还要用药液化学性地去除焊锡，故装置结构变得较大。
发明的公开本发明的目的在于，提供一种价廉的研磨用芯片，其可简单而良好地去除附着在半导体器件的评价试验装置所使用的半导体器件安装用插座的接触脚上的异物。
为实现上述目的，本发明提供一种可卸下地安装在插座的半导体器件安装部上的研磨用芯片，而插座装设在半导体器件的评价试验装置上。与该研磨用芯片一起使用的插座具有多个接触脚，这些接触脚分别可与安装在插座的半导体器件安装部上的半导体器件所具有的多条引线接触。
本发明的研磨用芯片，具有与半导体器件的本体相对应的研磨用芯片本体、以及具有研磨材料层且与半导体器件的多条引线相对应的延长部。研磨用芯片本体具有实质上与半导体器件本体的平面形状相同的平面形状，且具有实质上与半导体器件本体的高度相同或比其低的高度，延长部具有实质上与半导体器件的多条引线的整体的平面形状相同的平面形状。当研磨用芯片安装在插座的半导体器件安装部上时，插座的多个接触脚可与研磨用芯片的研磨材料层抵接。
装设于评价试验装置上的插座，通常用于将作为评价试验对象的许多半导体器件依次与评价试验装置连接，在去除插座的接触脚上的异物时，本发明的研磨用芯片被安装在插座的半导体器件安装部上。换言之，在使用本发明研磨用芯片的异物去除中，不需要去除异物用的专用空间。而且，由于研磨用芯片的平面形状实质上是与半导体器件的平面形状相同的，且其高度不超过半导体器件的高度，故可容易而正确地将研磨用芯片安装在插座的半导体器件安装部上。另外，例如，使用在插座上装拆半导体器件用的自动装拆机，可在插座上安装研磨用芯片。使用这种自动装拆机，在插座上安装研磨用芯片时无需专用的机械，另外，无需以手工作业来安装研磨用芯片。
在将研磨用芯片安装在插座的半导体器件安装部上的状态下，插座的多个接触脚可与研磨用芯片的研磨材料层抵接。并且，若使多个接触脚与该研磨材料层抵接时，一般由于接触脚具有可挠性，故在接触脚与研磨材料层的表面抵接的状态下沿该表面移动。即，接触脚在研磨材料层的表面上滑动。通过该滑动运动，多个接触脚同时由研磨材料层研磨，从而去除附着在接触脚上的异物。而且，由于延长部的平面形状实质上是与半导体器件的多个引线整体的平面形状相同，故要使插座的接触脚与形成在延长部上的研磨材料层抵接，只要与在半导体器件的引线上连接插座的接触脚的情况大致相同地使接触脚移动就可以了。即，对于使接触脚抵接用的接触脚向研磨材料层的移动不需要特别的设备。
另外，通过使用本发明的研磨用芯片，可仍将插座安装在评价试验装置上来去除异物。这样，当去除异物时，由于不必从评价试验装置上卸下插座，故在卸下插座时，在要卸下安装有插座的印刷电路板的结构的评价试验装置中，在去除异物时也无需准备备用的印刷电路板。
另外，由于通过适当选择研磨材料的种类等就较容易地使研磨用芯片的研磨材料层具有适当的研磨能力，故可由研磨用芯片给接触脚带来适当的研磨程度。因此，可防止随着去除接触脚上的异物而产生的接触脚的过分磨损，从而使插座的耐磨性提高，插座的使用寿命延长。
在使用本发明研磨用芯片去除异物后，从插座上卸下研磨用芯片，再用已去除异物的插座对半导体器件进行评价试验，从而增大插座的可使用次数，有利于降低成本。
另外，采用本发明，可提供适合于去除各种类型的插座的接触脚上的异物的各种研磨用芯片。
在本发明中，研磨用芯片本体最好具有实质上与半导体器件本体的至少顶壁侧部分的外形形状相同的外形形状，延长部具有实质上与半导体器件的多个引线整体的外形形状相同的外形形状。
采用这种较佳形态的研磨用芯片，由于研磨用芯片整体的外形形状实质上是与半导体器件的外形形状相同，故容易使用装拆半导体器件用的自动装拆机将研磨用芯片安装在半导体器件安装部上，以及容易使接触脚与研磨材料层抵接。
研磨用芯片最好通过对具有研磨材料层的板材进行成形来制作。
采用这种形态，由于通过对具有研磨材料层的板材进行成形加工来制作研磨用芯片，故可降低研磨用芯片的成本。
在本发明中，研磨用芯片最好由混合有研磨材料的树脂材料制成。研磨用芯片本体还最好具有实质上与半导体器件本体的外形形状相同的外形形状。
采用上述二个较佳形态，由于处于研磨用芯片延长部的接触脚抵接面的研磨材料起到了研磨材料层的作用，且可简化或无需在研磨用芯片上形成研磨材料层的工序，故可低廉地制造研磨用芯片。另外，通过使用具有较佳的性状的研磨材料层作为树脂材料或研磨材料，或通过调整树脂材料与研磨材料的混合比例，则可调整研磨用芯片带给接触脚的研磨程度，延长插座的使用寿命。
另外，采用后者的较佳形态，可提供一种具有实质上与半导体器件的外形形状相同的外形形状的研磨用芯片。采用这样的研磨用芯片，容易在半导体器件安装部上进行安装，且容易使插座的接触脚与研磨材料层抵接。
本发明的研磨用芯片最好适用于那种插座，即该插座上安装具有从半导体器件本体的侧面延伸的多个引线的半导体器件。研磨用芯片的研磨用芯片本体具有顶壁和与其一体的至少一个侧壁。研磨用芯片的延长部从研磨用芯片本体的至少一个侧壁上延伸。
采用上述较佳形态，可提供一种适于具有从本体侧面延伸的多个引线的半导体器件的、适于去除附着在插座的多个接触脚上的异物的研磨用芯片。
插座还最好具有插座本体、与该插座本体相对且在插座高度方向配置成移动自如的盖体。构成插座的半导体器件安装部一部分、并将半导体器件本体或研磨用芯片本体选择性地容纳的容纳空间设在插座本体与盖体之间。插座的多个接触脚配置在容纳空间的周围，并具有可与盖体卡合的前端部。在将研磨用芯片本体容纳在容纳空间的状态下，当盖体向插座本体侧移动时，各接触脚与研磨用芯片的研磨材料层抵接。
半导体器件的多个引线及研磨用芯片延长部和插座的多个接触脚最好分别形成板状。在将研磨用芯片本体容纳在容纳空间的状态下，当盖体向插座本体侧移动时，在接触脚的前端面与研磨用芯片的研磨材料层的平坦表面抵接。
插座本体还最好具有从其盖体侧的面向插座高度方向突出的定位部，该定位部划分容纳空间的下方部分。
在上述三个较佳形态中，利用具有插座的盖体的移动所产生的引线、接触脚连接功能就可良好地去除接触脚上的异物，而插座是安装具有从本体侧面延伸的引线的半导体器件用的。
此外，在适用于具有从本体侧面延伸的引线的半导体器件用的插座的较佳形态中，插座的半导体器件安装部最好包含选择性地放置半导体器件本体或研磨用芯片本体的插板，该插板具有向插板厚度方向贯通形成的开口。当研磨用芯片本体放置在插板上时，研磨用芯片的研磨材料层面临插板的开口配置，另外，插座的多个接触脚的前端部贯通插入插板的开口而可与研磨材料层抵接。
采用上述的较佳形态，可提供一种适于去除插座的接触脚上的异物的研磨用芯片，而插座是用于评价试验装置的半导体器件的最后试验用的。
本发明的研磨用芯片最好适用于在半导体器件本体的下面安装具有多个引线的半导体器件的插座，多个引线由格子状排列的引线电极所构成。研磨用芯片本体具有下面，研磨用芯片的延长部，在研磨用芯片本体的下面具有格子状排列的多个研磨部分，在多个研磨部分上形成研磨材料层。
采用上述较佳形态，可提供一种适于去除插座的多个接触脚上的异物，而插座适于在本体下面具有格子状排列的多个引线的半导体器件的安装。
在上述较佳形态中，研磨用芯片最好由混合有研磨材料的树脂材料制作。研磨用芯片本体还最好具有实质上与半导体器件本体的外形形状相同的外形形状，延长部具有实质上与半导体器件的多个引线整体的外形形状相同的外形形状。
采用上述二个较佳形态，由于构成研磨用芯片的接触脚抵接面的混合有树脂材料的研磨材料起到研磨材料层的作用，可简化或无需在研磨用芯片上形成研磨材料层的工序，故可价廉地制造研磨用芯片。另外，通过调整树脂材料和研磨材料的种类或两者的混合比例，可防止随着用研磨用芯片来去除接触脚上的异物而产生的接触脚的过分磨损。尤其，当与半导体器件连接时，在去除为了在半导体器件本体的下面格子状排列的引线电极插入接触脚的前端而构成的插座上的异物之际，通过采用调整研磨部分的硬度的研磨用芯片以使接触脚插入分别与半导体器件的多个引线电极对应的多个研磨部分，不使接触脚的前端过分磨损，而可良好地去除附着在接触脚上的异物。
另外，采用后者的较佳形态，可提供一种容易安装插座的半导体器件安装部上的研磨用芯片。
附图的简单说明
图1是表示插座和安装在该插座上的半导体器件的立体图；图2是以在该插座上已安装图1所示的半导体器件的状态下表示图1所示的插座的纵剖视图；图3是表示去除图1及图2所示的插座的接触脚上的异物用的本发明的第1实施例的研磨用芯片的立体图；图4是以在研磨用芯片延长部的前端部分的上面形成研磨材料层的状态下表示图3所示的研磨用芯片的局部纵剖视图；图5是表示在延长部的上下两面形成研磨材料层的研磨用芯片的局部纵剖视图；图6是以插座的接触脚离开该延长部的状态表示安装在图1及图2所示的插座上且图3所示的研磨用芯片的纵剖视图；图7是以在该延长部的外缘部分上已抵接接触脚的状态表示安装在插座上的研磨用芯片的纵剖视图；图8是放大表示接触脚离开延长部的图6所示状态的局部放大纵剖视图；图9是表示在延长部的外周部上已抵接接触脚的状态的局部放大纵剖视图；图10是表示沿延长部的表面的接触脚的滑动运动的局部放大纵剖视图；图11是放大表示在延长部的外缘部分上已抵接接触脚的图7所示状态的局部纵剖视图；图12是表示不同于图1所示的插座类型的插座和安装在该插座上且不同于图1所示的半导体器件类型的半导体器件的立体图；图13是表示适用于图12所示的插座的本发明第2实施例的研磨用芯片的立体图；图14是以测试用插座的接触脚离开半导体器件引线的状态表示用于进行半导体器件的最后试验的测试用插座和安装在构成该测试用插座一部分的输送用插板上的半导体器件的纵剖视图；图15是以使测试用插座的接触脚与半导体器件的引线抵接的状态表示测试用插座和半导体器件的纵剖视图；图16是本发明第3实施例的研磨用芯片的俯视图；图17是沿图16中XVII-XVII线的研磨用芯片的剖视图；图18是沿图16中XVIII-XVIII线的研磨用芯片的剖视图；图19是以放置在图14及图15所示的测试用插座的输送用插板上的状态表示图16所示的研磨用芯片的纵剖视图；图20是以使测试用插座的接触脚与研磨用芯片的延长部接触表示图16的研磨用芯片的纵剖视图；图21是本发明第4实施例的研磨用芯片的俯视图；图22是沿图21中XXII-XXII线的研磨用芯片的剖视图；图23是沿图21中XXIII-XXIII线的研磨用芯片的剖视图；图24是本发明第5实施例的研磨用芯片的剖视图；图25是本发明第6实施例的研磨用芯片的立体图；图26是表示本发明第7实施例的研磨用芯片的局部剖切立体图；图27是本发明第8实施例的研磨用芯片的局部剖切立体图；以及图28是本发明第9实施例的研磨用芯片的剖视图。
实施发明的最佳形态下面，说明本发明第1实施例的作为使用研磨用芯片的异物去除处理的对象的插座和安装在其上的半导体器件。
在图1及图2中，符号1表示具有伽路叶片式(ガルウィング型)端子的QFP型半导体器件。该半导体器件1包含本体2，本体2具有顶壁和与其一体的前后左右的侧壁，多个曲轴式的引线3从半导体器件本体2的各侧壁的高度方向中央部分向侧方延伸。半导体器件本体2整体呈箱形形状，其顶壁具有方形的平面形状。
另外，符号11表示可安装半导体器件1的插座。该插座11具有插座本体13；在该插座本体13的外周缘部向厚度方向贯通插座本体而分别延伸的接触脚15；以及与插座本体13相对且向插座高度方向移动自如地配置的盖体12。
如图2所示，整个插座本体13呈厚板状，且具有方形的平面形状。另外，盖体12的平面形状形成为与插座本体13大致相同的板状。在盖体12的中央部，向其厚度方向贯通而形成有可贯通插入半导体器件的方形的孔。即，插座11是开顶式。
如图1及图2所示，4个定位部13b与插座本体13一体形成，从插座本体的上面13a突出。所述定位部13b在插座本体上面13a互相正交延伸，整体划分有容纳半导体器件本体2下方部分的空间。该空间设在插座本体13与盖体12之间且构成容纳半导体器件本体2的容纳空间的下方部分。
图2中，符号14表示由小直径的棒材构成的卡合构件。该卡合构件14的主要部分是，在盖体12的下方、在盖体12的外周缘的内侧沿盖体外周缘延伸，整体呈方形状。卡合构件14具有呈方形的、在其主要部分的四个角与盖体12的下面间延伸的连接部。
在接触脚15的盖体侧的端部，如图2横剖视图，接触脚15向插座本体外方弯曲成大致S字状，并向插座本体内方弯曲成半圆弧状。接触脚15在其S字状部分与卡合构件14卡合。接触脚15的未图示的另一端与评价试验装置的印刷电路板(图示省略)连接。
当对半导体器件1进行评价试验时，插座11的盖体12朝下压向插座本体13侧。从图6所示研磨用芯片安装在插座11上的顺序一部分得知，当下压盖体12时，接触脚15的S字状部分因与盖体12一体卡合而被下压，接触脚15的半圆弧状部分的外方端、即接触脚的前端从连接位置(与图7对应)移动到斜上方的退让位置(与图6对应)。因此，通过盖体12的中央方孔而将半导体器件1插入插座本体13内，将半导体器件本体2安装在插座本体13的容纳空间中。在该安装状态下，半导体器件1的引线3沿插座本体13的定位部13b外面及插座本体上面13a延伸。
接着，当解除下压盖体12时，接触脚15就靠其弹力而提起盖体12、且接触脚15的前端从退让位置向斜下方移动。并且，接触脚15的前端面沿引线前端部(连接部)3a的表面滑动而到达连接位置，以使半导体器件1与插座11连接。在该连接状态下对半导体器件1进行评价试验。评价试验结束时，下压盖体12而使接触脚15退让，将半导体器件1从插座11上卸下。并且，重复上述顺序来对多个半导体器件进行评价试验。
如已叙述那样，随着这种评价试验，从半导体器件的引线向插座的接触脚转移的焊锡等异物就附着在接触脚上。
下面，结合图3至图11来说明去除接触脚上的异物用的本发明第1实施例的研磨用芯片。
当该研磨用芯片对图1及图2所示的插座11的接触脚15进行异物去除处理时，设成取代半导体器件1而安装在插座11上的状态。
如图6及图7所示，本实施例的研磨用芯片21要安装在在插座11的半导体器件安装部上。如图3所示，研磨用芯片21具有与半导体器件本体2对应的研磨用芯片本体和整体与半导体器件1的多个引线3对应的4个延长部。研磨用芯片21通过对具有研磨材料层(图4中用符号22表示)的板材进行成形而制作，因此，研磨用芯片本体与4个延长部互相形成一体。
研磨用芯片本体具有顶壁21a，其具有与半导体器件本体2的顶壁的平面形状相同的方形的平面形状；以及与其一体的左右前后的侧壁21b。从图2与图7比较中得知，研磨用芯片本体的侧壁21b沿与半导体器件本体2的顶壁侧半高度相同长度向研磨用芯片高度方向延伸。因此，研磨用芯片本体具有实质上与半导体器件本体2的顶壁侧半部的外形形状相同的外形形状。
另外，各个研磨用芯片延长部形成实质上与一组的引线3整体的外形形状相同的外形形状、即曲轴形状，而一组引线3是从半导体器件本体2的侧壁的对应的一个延伸的。并且，在相邻的延长部之间形成有缺口21e。
各个研磨用芯片延长部具有从研磨用芯片本体的侧壁21b的下缘向侧方且外方延伸的第1水平部分21c′；从该第1水平部分21c′的外缘垂直向下延伸的垂直部分21c；以及从该垂直部分21c的下缘向侧方且外方延伸的第2水平部分21d。第2水平部分21d具有与半导体器件1的引线前端部3a(图1)相同的长度。如图6及图7所示，第1水平部分21c′的进深稍大于插座11的定位部13b的宽度，另外，垂直部分21c具有与定位部13b相同的高度。
如上所述，由于研磨用芯片本体的外形形状实质上是与半导体器件本体2的顶壁侧半部的形状相同的且研磨用芯片延长部的外形形状实质上是与半导体器件的一组引线3相同的，故整个研磨用芯片具有实质上与半导体器件1相同的外形形状。另外，研磨用芯片通过对板材成形来制作，研磨用芯片具有内部空间。研磨用芯片的内部空间的整体形状是与使插座本体13的定位部13b和部分容纳在其上的半导体器件1组合起来的外形形状相同。因此，如图6及图7所示，通过在插座本体上面13a上配置研磨用芯片，以利用研磨用芯片遮住插座本体的定位部13b，就可将研磨用芯片安装在插座11的半导体器件安装部上。此时，由于在研磨用芯片上形成有缺口21e，故研磨用芯片不会干涉形成在插座11的四个角上的支柱(图示省略)。
下面说明研磨用芯片21的制造方法。
首先，准备例如厚度为几十微米～100微米左右(例如约100微米)的聚酯、PVC、纸以及金属板(表面难以氧化的不锈钢等)之类的弹性的板材。其次，在该板材的、与半导体器件的至少引线前端部3a对应的部分的一个面(上面)上，将例如氧化铝、氧化铁、氮化硅、人造钻石、陶瓷以及铬等研磨材料涂布层几微米～几十微米(例如约30微米)的厚度。并且，在将涂布有研磨材料的面朝上的状态下，冲压加工该板材来获得图3所示形状的研磨用芯片21。在如此获得的研磨用芯片21的延长部的至少第2水平部分21d的上面就形成研磨材料层22。
另外，在制造本实施例的研磨用芯片21时，使用一个面(上面)形成有研磨材料层22的板材，但也可如图5所示那样使用上下两面都形成有研磨材料层22的板材。由如此在上下面形成有研磨材料层22的板材所形成的研磨用芯片，在研磨用芯片延长部的至少前端部21d的上下两面上具有研磨材料层22，因此，如后所述，可用来去除各种类型的插座的接触脚上的异物。
研磨用芯片的前端部21d的厚度最好与半导体器件1的引线前端部3a的厚度大致相同，这样，当在板材的两面形成研磨材料层时，可将板材做薄或将研磨材料层做薄。但是，若做薄板材，则有强度降低之虞。因此，板材的厚度最好做成前述的100微米左右来确保强度，将研磨材料的粒子做细(例如为150微米左右)来做薄研磨材料层。
下面，说明通过用研磨用芯片21对插座11的接触脚15的研磨而去除接触脚上的异物。
在从插座11上卸下半导体器件1后的状态下，将插座11的盖体12下压，如图6及图8所示，使插座11的接触脚15的前端15b从插座本体上面13a向斜上方后退。接着，用研磨用芯片21遮住插座本体上面13a的定位部13b地将研磨用芯片21安装在插座本体13上。然后，解除对盖体12的下压，则盖体12向上移动，如图9所示，接触脚15的前端面15b与研磨用芯片21的前端部21d的研磨材料层22压接。若盖体12再稍向上移动，则接触脚15的前端面15b在与研磨材料层22压接的状态下，就如图10所示那样向研磨用芯片延长部的垂直部分21c滑动。并且，当盖体12的向上移动结束时，如图7及图11所示，接触脚15的滑动运动就停止。通过这样的接触脚15的滑动运动，就可去除附着在接触脚15前端面15b上的焊锡和氧化被膜等异物。并且，对于将插座11的盖体12予以下压及解除下压的接触脚15的滑动运动，通过例如反复4～5次，就能可靠地去除接触脚15的前端面15b上的异物。异物去除结束后，下压盖体12而使接触脚15退让，取出研磨用芯片21。而所使用的研磨用芯片21因为粘上来自接触脚15的接触部15b上的焊锡和氧化被膜，故最好将它丢弃。
另外，由于研磨用芯片21被做成与半导体器件1大致同样的外形形状，故对于评价试验装置中的半导体器件1的插座11上的自动装拆装置，无需调节其行程等就可那样使用，提高了异物去除处理的工作效率。
形成在插座本体上面13a上的定位部不限于如图1所示的相邻的定位部13b的邻接端之间互相隔开的结构，例如，也可将4个定位部形成一体的方形框架。另外，不限于图1所示的矩形截面的板状的定位部13b，可以由形成在插座本体上面13a的适当部位(例如四个角或四个角和中央位置)处的多个突起来构成定位部。并且，研磨用芯片21也可用于它们具有任何形状的定位部的插座，而对于插座本体上面13a上不形成定位部的插座也可使用。
另外，在上述的插座11中，说明了接触脚15的前端15b与引线前端部3a接触的类型的插座，为在评价试验半导体器件1时避免损伤引线前端部3a，也有一种使接触脚前端15b与引线肩部3b接触的类型的插座。在去除这种类型的插座上的异物时，使接触脚前端15b与研磨用芯片21的第1水平部分21c′接触。此时，如图6及图7所示，研磨用芯片21的水平部分21c′因由定位部13b支承，故防止接触脚前端15b在与研磨用芯片的水平部分21c′接触时因接触压力所产生的研磨用芯片部分21c′挠曲，从而能可靠地研磨接触脚前端15b，可靠地去除异物。
下面，说明本发明第2实施例的研磨用芯片。
本实施例的研磨用芯片所适用的插座，可安装例如SOP(小型外壳封装)或TSOP(薄型SOP)型半导体器件。如图12所示，这种半导体器件31具有半导体器件本体32，从该本体32的互相相对的2个侧壁的高度方向大致中央位置向外方延伸出多个曲轴式的引线33。即，半导体器件31具有2个引线组。插座34做成与第1实施例的插座11同样的结构，且由盖体35、插座本体36及接触脚37等构成，其作用也相同。在插座本体上面36a上，2个定位部36b沿2组接触脚37而与插座本体设成一体。当半导体器件31安装在插座本体36上时，定位部36b位于半导体器件31的2组引线33的基端部与前端连接部33a之间并与半导体器件本体32的下方部分两侧面抵接，以将半导体器件31定位。
参照图13，研磨用芯片40适用于图12所示的插座35的接触脚36的研磨，与第1实施例相同，形成与半导体器件31大致相同的外形形状。即，研磨用芯片40具有研磨用芯片本体，该研磨用芯片本体呈与半导体器件本体32的上半部大致相同形状的箱形。该研磨用芯片本体包括顶壁40a、与其形成一体的前后左右的4个侧壁40b。研磨用芯片40具有分别与半导体器件31的2组引线33相对应的2个延长部40c，各延长部40c做成与其对应的一个引线组整体的外形形状相同的曲轴式的外形形状。研磨用芯片40与第1实施例的研磨用芯片20相同，通过对涂布研磨材料形成研磨材料层22的板材进行冲压加工来制作。该研磨用芯片40与研磨用芯片20同样使用，对插座34的接触脚37前端部进行研磨来去除附着在其上的异物。
另外，在研磨用芯片40中，也可与第1实施例的研磨用芯片20相同地在研磨用芯片延长部的上下两面设置研磨材料层。此外，研磨用芯片40也可用于插座本体上面36a上不形成定位部的插座。并且，也可在研磨用芯片40的肩部40c′上形成研磨材料层。
下面说明本发明第3实施例的研磨用芯片。
该研磨用芯片用于去除插座上的异物，而该插座用于半导体器件评价试验装置的最后试验。
如图14所示，安装在试验装置50上的插座的半导体器件安装部具有放置半导体器件1的本体2的直接输送用插板51；具有可按压半导体器件的引线3前端连接部3a上面的引线按压件53的搬运器52；以及相对输送用插板51而在插座高度方向移动自如地配置的测试用插座部55。在半导体器件1的最后试验中，测试用插座部55如图14箭头所示那样朝向放置有半导体器件1的输送用插板51地向上移动，测试用插座部55的接触脚56的前端接触部56a贯通插入于向其厚度方向贯通输送用插板51而形成的开口51a，然后，与半导体器件1的引线3连接部3a下面接触而将半导体器件1与测试用插座部55连接起来。
如图16至图18所示，本实施例的研磨用芯片43，其结构基本与第1实施例的研磨用芯片21相同。即，研磨用芯片43是由形成研磨材料层的板材进行成形的，并具有本体，其包括顶壁43a与前后左右的侧壁43b；以及与该研磨用芯片本体形成一体的4个延长部。研磨用芯片本体，其整体形成与半导体器件本体2的上半部大致相同形状的箱形。各个研磨用芯片延长部具有水平部分(肩部)43c′、垂直部分43c及水平前端部分43d，其整体形成与半导体器件1的一组引线3的整体形状相对应的曲轴形状。在研磨用芯片延长部的前端部分43d下面形成有研磨材料层22，测试用插座55的接触脚56的接触部56a可与该研磨材料层22接触。符号43e表示缺口。
与第1实施例的研磨用芯片不同，在本实施例的研磨用芯片40的本体顶壁21a的下面粘接着成形树脂材料而获得的实心部44。从研磨用芯片本体的顶壁21a上面到实心部44底面的长度大致与半导体器件本体2的高度相等。
另外，可在研磨用芯片43的肩部43c′上下两面形成研磨材料层22。在这种情况下，通过由在上下面形成研磨材料层的板材来形成研磨用芯片，则可在肩部43c′上下面上容易形成研磨材料层22。
本实施例的研磨用芯片43如图19所示，使其实心部44与直接输送用插板51抵接而放置在该输送用插板上，并在其延长部的前端部43d处由引线按压件53保持。并且，如图20所示，当使测试用插座55朝向研磨用芯片43地向上移动时，测试用插座55的接触脚56前端部56a与形成在研磨用芯片延长部的前端部分43d下面的研磨材料层22接触。当测试用插座55再稍向上移动时，由于接触脚56具有可挠性，故接触脚56在研磨材料层22的表面上滑动，通过这种滑动运动，接触脚56的前端部分56a由研磨材料层22研磨从而去除附着在接触脚前端部56a上的异物。
基于第2实施例的研磨用芯片40，可将本实施例的研磨用芯片43变形，构成适于去除SOP型或TSOP型半导体器件最后试验所用的插座上的异物的研磨用芯片。
下面说明本发明第4实施例的研磨用芯片。
该研磨用芯片与第3实施例相同，是用于去除最后试验所用的插座上的异物。但是，在设于研磨用芯片本体的顶壁下面的实心部处不同于放置在试验装置的输送用插板上的第3实施例的研磨用芯片，本实施例的研磨用芯片47，在研磨用芯片延长部的基端部分放置在输送用插板上。
如图21至图23所示，本实施例的研磨用芯片47具有本体，其形成与图1所示的半导体器件本体2的外形形状大致相同的外形形状。研磨用芯片本体由顶壁47a和前后左右的4个侧壁47b所构成，具有与半导体器件本体2的高度大致相同的高度。研磨用芯片是通过板材的成形加工来制作的，具有与研磨用芯片本体一体的4个研磨用芯片延长部。各个研磨用芯片延长部包括从研磨用芯片本体的侧壁47d下缘向侧方且外方延伸的第1水平部分47c横截面呈倒U字状的凸条部分47d；以及在下面形成研磨材料层22的第2水平部分47e。通过在研磨用芯片延长部上设置凸条部分47d，可增大该延长部的强度。该凸条部分47d包括从第1水平部分47c的外方缘向斜上方且外方延伸的倾斜部分；从该外方缘向侧方且外方延伸的水平部分；以及从该外方缘垂直向下延伸的垂直部分。
使用本实施例的研磨用芯片47的测试用插座55的接触脚56上的异物去除是，在可使测试用插座55的接触脚56前端接触部56a与研磨用芯片延长部的研磨材料层22接触地将研磨用芯片47配置在试验装置的输送用插板上的状态下，与第3实施例的情况(图19及图20)大致同样地实施。但是，在第3实施例中，是在将研磨用芯片放置在输送用插板51上时使研磨用芯片的实心部44与输送用插板51抵接，而在本实施例中，使研磨用芯片47的延长部的基端部分47c与输送用插板51抵接。其他与第3实施例的情况相同，因此，省略说明由研磨用芯片47去除接触脚56上异物的顺序。
另外，本实施例的研磨用芯片47可与第3实施例一样地变形。例如，可在研磨用芯片47的凸条部分47d上面47d′形成研磨材料层22，在这种情况下，容易预先在供制造研磨用芯片47的板材两面上形成研磨材料层22。另外，可将研磨用芯片47变形，构成适于去除SOP型或TSOP型半导体器件最后试验所用的插座上的异物的研磨用芯片。
下面说明本发明第5实施例的研磨用芯片。
该研磨用芯片用于去除安装有CSP·BGA(芯片尺寸封装·球形格子阵列)型半导体器件的插座上的异物。这种半导体器件，在其本体的下面排列有球形的多个格子(半球状的引线电极)、即将多个引线排列成格子状。安装这样的半导体器件的插座具有格子状排列的多个接触脚。
如图24所示，本实施例的研磨用芯片具有例如将树脂材料成形为与半导体器件本体大致相同的外形形状而获得的板状的研磨用芯片本体49；以及贴附在该研磨用芯片本体49下面的延长部48。研磨用芯片延长部48通过对一个面(下面)形成有研磨材料层22的板材进行成形加工来制作。在研磨用芯片延长部48的下面形成有多个半球状的研磨部分48a，所述研磨部分48a的下面具有研磨材料层22。在与图24所示横截面正交的横截面处的研磨用芯片的形状与图24所示的横截面形状大致相同。即，研磨用芯片的多个半球状的研磨部分48a与半导体器件中的多个半球状引线电极同样地格子状排列，并且，其整体的外形形状与半导体器件的多个半球状引线电极整体的外形形状大致相同。
当去除安装有CSP·BGA型半导体器件的插座上异物时，将研磨用芯片安装在该插座的半导体器件安装部上。接着，使插座的接触脚向研磨用芯片侧移动，使多个接触脚的前端分别与研磨用芯片的多个研磨部分48a的研磨材料层22抵接，再使其在研磨材料层22的表面上滑动。通过这种滑动运动，可研磨插座的接触脚的前端，从而可去除附着在接触脚上的异物。
下面说明本发明第6实施例的研磨用芯片。
本实施例的研磨用芯片用于去除评价试验装置的最后试验(图19)所用的插座上的异物。
如图25所示，该研磨用芯片60具有实质上与半导体器件本体的方形的平面形状相同的方形的平面形状的研磨用芯片本体和与该研磨用芯片一体的延长部，整体形成平板状。研磨用芯片延长部与平板状研磨用芯片60的外周缘部相对应，在与研磨用芯片本体相同的平面上从研磨用芯片本体的外缘向侧方且外方延伸。该研磨用芯片延长部的平面形状(方形的框)实质上与半导体器件的多个引线整体的平面形状相同。
图25中，符号60c表示根据所使用的插座的形状按需要而形成在研磨用芯片60四个角处的缺口。该缺口60c设在适用于在四个角设置支柱的插座的研磨用芯片上，避免这种安装在插座上的研磨用芯片与插座支柱的干涉。
研磨用芯片60通过对混合有研磨材料的树脂材料进行平板状成形来制作。作为研磨材料，使用氧化铝、氧化铁、氮化硅、人造钻石、陶瓷、铬或生碳(グリ-ンカ-ボン)。而作为树脂材料，使用尿烷树脂、尿素树脂、环氧树脂以及硅铜树脂等。该研磨用芯片60的厚度与图3所示的研磨用芯片21的厚度大致相同(例如约为100～130微米)。另外，当平面看时，研磨用芯片60的形状与尺寸与图1所示的半导体器件1(图3所示的研磨用芯片21)大致相同。
构成研磨用芯片60的树脂材料的硬度，根据插座相对半导体器件的引线的接触脚的接触方式来适当选择。例如，在制造适用于将接触脚的尖锐的前端插入半导体器件引线的类型的插座的研磨用芯片时，使用插上接触脚前端程度硬度的树脂材料。并且，当用研磨用芯片60去除接触脚上的异物时，将接触脚的前端数次插入研磨用芯片。此时，构成研磨用芯片60的接触脚前端的插入部位的树脂材料所包含的研磨材料起到研磨材料层的功能，从而可研磨接触脚的前端部去除附着在其上的异物。
如此，通过由混合研磨材料的树脂材料来形成研磨用芯片，与在板材的表面上涂布研磨材料层的情况相比可减少制造工序，降低成本。
下面说明本发明第7实施例的研磨用芯片。
本实施例的研磨用芯片，在由混合研磨材料的树脂材料来制作这一点上与第6实施例相同，研磨用本体的外形形状与半导体器件本体大致相同这一点不同于将研磨用芯片本体形成平板状的第6实施例。
如图26所示，本实施例的研磨用芯片61具有外形形状及尺寸与图1所示的半导体器件本体2大致相同的厚壁的研磨用芯片本体61a；以及在该研磨用芯片本体61a的下部全周上与研磨用芯片形成一体的研磨用芯片延长部61b。并且，研磨用芯片本体61a的上面是，当使用将半导体器件安装在插座上使用的负压吸引式自动装拆机而将研磨用芯片61安装在插座上时，提供相对于自动装拆机的提取面(ビックアップ面)。这样，通过将研磨用芯片本体61a做成与半导体器件本体2大致相同的外形形状及尺寸，可用自动机在插座上装拆研磨用芯片61，以提高工作效率。
另外，也可根据需要在研磨用芯片延长部61b的四个角处设置缺口61c。
另外，对于研磨用芯片61，不一定要将研磨用芯片本体61a与研磨用芯片延长部61b设成一体。例如也可以在图25所示的平板状的研磨用芯片上面贴附将树脂材料成形而获得的厚壁部。但是，如实施例那样成形为一体的制造工序变少，可降低成本。
下面说明本发明第8实施例的研磨用芯片。
本实施例的研磨用芯片，在研磨用芯片本体具有与半导体器件本体大致相同的外形形状这一点上与第7实施例相同的，而在研磨用芯片延长部的外形形状与半导体器件的多个引线整体的外形形状大致相同的这一点上，不同于将研磨用芯片延长部的平面形状设成与引线的平面形状相同的第7实施例。
如图27所示，本实施例的研磨用芯片62，通过对混合研磨材料的树脂材料进行成形加工来制作。研磨用芯片本体63具有与图1所示的半导体器件本体2大致相同的外形形状，且4个研磨用芯片延长部64设成与该研磨用芯片本体63一体。各延长部64包括从研磨用芯片本体63前后左右的侧面对应的一个高度方向中央位置向侧方且外方延伸的水平部分、从其外缘垂直向下延伸的垂直部分、以及从其下缘向侧方且外方延伸的水平前端部分64a，其整体形成与半导体器件的引线3的外形形状相同的曲轴形状。混合在构成研磨用芯片延长部64前端部分64a的树脂材料中的研磨材料起到研磨材料层的作用。
如此，由于研磨用芯片62具有与半导体器件1大致相同的外形形状，故如图1及图2所示那样可用于去除在插座本体上面13a形成定位部13b这样类型的插座11的接触脚上的异物，或去除图14及图15所示的最后试验用的测试用插座55的接触脚上的异物。另外，可利用例如负压吸引式的自动机械在插座上装拆研磨用芯片62，以提高工作效率。
另外，本实施例的研磨用芯片62与在板材表面上涂布研磨材料层的研磨用芯片相比，容易将其研磨材料层的硬度做软，尤其在去除如图14所示的最后试验用的插座那样前端尖锐的接触脚56上的异物时，可防止接触脚前端部56a磨损，提高接触脚的耐磨性。
下面说明本发明第9实施例的研磨用芯片。
本实施例的研磨用芯片，在用于去除安装CSP·BGA型半导体器件的插座的接触脚上的异物这一点上与第5实施例相同，而在通过对混合研磨材料的树脂材料进行成形加工将本体与延长部一体成形这一点上，与在本体49上贴附延长部48而成的第5实施例的研磨用芯片不相同。
如图28所示，本实施例的研磨用芯片65包括具有与半导体器件本体大致相同外形形状的平板状的主体部(研磨用芯片本体)、以及形成在该主体部下面的多个球状的研磨部分(研磨用芯片延长部)65a，整体形成与CSP·BGA型半导体器件大致相同的外形形状。多个研磨部分65a与半导体器件中多个半球状引线电极相同地排列成格子状，并且，整体的外形形状与半导体器件的多个半球状引线电极整体的外形形状大致相同。在构成研磨部分65a的树脂材料中混合的研磨材料起到研磨材料层的作用。
如此，本实施例的研磨用芯片65，因其本体与延长部一体成形，故与图24所示的第5实施例的研磨用芯片48相比，制造研磨用芯片所要的模具的个数较少。另外，由于研磨用芯片65由混合了研磨材料的树脂材料形成，故与在板材表面上形成研磨材料层22而成的研磨用芯片48相比，可将研磨材料层22的硬度做软，可减少模具的磨损，降低成本，另外，在去除如最后试验用的插座那样前端尖锐的接触脚56上的异物时，可防止接触脚前端部56a的磨损，提高接触脚的耐磨性。因此，插座的使用次数增多，可减少设备费用。
另外，在研磨用芯片65中，使研磨部分65a的形状与BAG型半导体器件的球状引线端子相对应而做成大致球状，但并不限于此，在适用于具有横截面为圆形或方形等板状的引线端子类型的半导体器件的插座时，只要将研磨用芯片的研磨部分形成板状就可。
权利要求
1.一种研磨用芯片，系一种安装在半导体器件的评价试验装置上、并可卸下地安装在具有多个接触脚的插座的半导体器件安装部上的研磨用芯片，而多个接触脚分别可与该半导体器件所具有的多个引线接触，其特征在于，具有与所述半导体器件本体对应的研磨用芯片本体、和设有研磨材料层且与所述半导体器件的多个引线对应的延长部，所述研磨用芯片本体具有实质上与所述半导体器件本体的平面形状相同的平面形状并具有实质上与所述半导体器件本体的高度相同或比其低的高度，所述延长部具有实质上与所述半导体器件的多个引线整体的平面形状相同的平面形状，当所述研磨用芯片安装在所述插座的半导体器件安装部上时，所述插座的多个接触脚可与所述研磨用芯片的研磨材料层抵接。
2.如权利要求1所述的研磨用芯片，其特征在于，所述研磨用芯片本体的外形形状实质上与所述半导体器件本体的至少顶壁侧的部分的外形形状相同，所述延长部的外形形状实质上与所述半导体器件的多个引线整体的外形形状相同。
3.如权利要求1所述的研磨用芯片，其特征在于，通过对具有所述研磨材料层的板材进行成形而制作。
4.如权利要求1所述的研磨用芯片，其特征在于，由混合研磨材料的树脂材料制作。
5.如权利要求4所述的研磨用芯片，其特征在于，所述研磨用芯片本体的外形形状实质上与所述半导体器件本体的外形形状相同。
6.如权利要求1所述的研磨用芯片，其特征在于，是一种适用于安装半导体器件的插座、而该半导体器件具有从所述半导体器件本体的侧面延伸的多个引线的研磨用芯片，所述研磨用芯片的所述研磨用芯片本体具有顶壁和与其一体的至少一个侧壁，所述延长部从所述研磨用芯片本体的所述至少一个侧壁延伸。
7.如权利要求6所述的研磨用芯片，其特征在于，所述插座具有插座本体和与该插座本体相对且向插座高度方向移动自如地配置的盖体，构成所述插座的半导体器件安装部一部分、将所述半导体器件本体或所述研磨用芯片本体选择性地容纳的容纳空间设在所述插座本体与所述盖体之间，所述插座的多个接触脚具有配置在所述容纳空间周围并可与所述盖体卡合的前端部，在将所述研磨用芯片本体容纳在所述容纳空间的状态下，当将所述盖体向所述插座本体侧移动时各所述接触脚与所述研磨材料层抵接。
8.如权利要求7所述的研磨用芯片，其特征在于，所述半导体器件的多个引线与所述研磨用芯片延长部及所述插座的多个接触脚分别形成板状，在将所述研磨用芯片本体容纳在所述容纳空间的状态下，当将所述盖体向所述插座本体侧移动时所述接触脚的前端面与所述研磨材料层的平坦表面抵接。
9.如权利要求7所述的研磨用芯片，其特征在于，所述插座本体具有从其盖体侧的面向插座高度方向突出的定位部，该定位部划分所述容纳空间的下方部分。
10.如权利要求6所述的研磨用芯片，其特征在于，所述插座的半导体器件安装部包含选择性地放置所述半导体器件本体或所述研磨用芯片本体的插板，该插板具有向插板厚度方向贯通形成的开口，当所述研磨用芯片本体放置在所述插板上时，所述研磨材料层面临插板的开口配置，并且所述插座的多个接触脚的前端部贯通插入所述插板的开口而可与所述研磨材料层抵接。
11.如权利要求1所述的研磨用芯片，其特征在于，是一种适用于安装半导体器件的插座、而该半导体器件具有由所述半导体器件本体的下面排列成格子状的引线电极所构成的多个引线的研磨用芯片，所述研磨用芯片本体具有下面，所述延长部具有在所述研磨用芯片本体的下面排列成格子状的多个研磨部分，在所述多个研磨部分上形成有所述研磨材料层。
12.如权利要求11所述的研磨用芯片，其特征在于，由混合研磨材料的树脂材料制作。
13.如权利要求12所述的研磨用芯片，其特征在于，所述研磨用芯片本体的外形形状实质上与所述半导体器件本体的外形形状相同，所述延长部的外形形状实质上与所述半导体器件的多个引线整体的外形形状相同。
全文摘要
一种研磨用芯片,外形形状大致与半导体器件的外形相同,可在搭载在半导体器件试验装置上的半导体器件安装用插座(11)上装拆,通过使插座的接触脚(15)的前端(15a)与形成在安装于该插座的研磨用芯片前端部上的研磨材料层(22)接触来研磨接触脚前端,从而去除接触脚上的异物。
文档编号G01R1/04GK1275204SQ99801425
公开日2000年11月29日 申请日期1999年7月22日 优先权日1998年7月24日
发明者松村诚 申请人:松村诚