一种高斯滤波装置的制造方法

一种高斯滤波装置的制造方法
【专利摘要】本发明公开了一种高斯滤波装置，所述装置包含一个或多个滤波单元，所述滤波单元包含m×n个输出节点、m×n个中间节点以及m×n个输入节点，其中：m×n路待处理信号分别从m×n个所述输入节点输入，经滤波后分别由m×n个所述输出节点输出m×n路滤波结果信号；输出节点/中间节点间通过第一电阻或第二电阻相连；每个输出节点对应一个中间节点，相对应的输出节点与中间节点间通过第三电阻相连；所述第一电阻与所述第三电阻为正电阻，所述第二电阻为负电阻。与现有技术相比，使用本发明的装置进行高斯滤波处理，不仅大大提高了处理速度，降低了处理能耗，而且提高了处理精度。
【专利说明】
一种高斯滤波装置
技术领域
[0001 ]本发明涉及声像技术领域，具体说涉及一种高斯滤波装置。
【背景技术】
[0002] 高斯滤波是一种线性平滑滤波，适用于消除高斯噪声，其广泛应用于信号处理尤 其是图像处理的减噪过程。在图像处理领域，高斯滤波就是对整幅图像进行加权平均的过 程，每一个像素点的值，都由其本身和邻域内的其他像素值经过加权平均后得到。
[0003] 在当前技术条件下，实现高斯滤波处理通常是基于软件算法在系统中构造相应的 高斯金字塔多尺度滤波模块，然后利用高斯金字塔多尺度滤波模块对信号进行相应的计算 处理。
[0004] 由于高斯滤波算法拥有较大的计算量，因此在上述过程中，构造高斯金字塔多尺 度滤波模块以及利用高斯金字塔多尺度滤波模块进行计算处理都造成了巨大的计算消耗。 例如在利用尺度不变特征转换（Scale-invariant feature transform，SIFT)算法处理图 像的过程中，构建高斯金字塔多尺度滤波模块的过程占用了整个算法的约85.63%。
[0005] 数据处理系统的处理能力主要体现在数据处理的实时性以及处理能耗上，处理过 程中的计算消耗势必导致相应的能耗以及时间损耗。随着当前待处理数据量的猛增，数据 处理过程中高斯滤波处理所造成能耗以及时间损耗对处理系统整体处理能力的影响越来 越突出。
[0006] 因此，为了提高处理系统的处理能力，需要一种相对于现有技术能耗更小处理速 度更快的高斯滤波装置。

【发明内容】

[0007] 针对现有技术中高斯滤波处理存在的问题，本发明提供了一种高斯滤波装置，所 述装置包含一个或多个滤波单元，所述滤波单元包含m X η个输出节点、m X η个中间节点以 及m X η个输入节点，其中：
[0008] m和η为非0自然数，m和η的具体数值与所述滤波单元的最大并行数据处理量匹配， mXn路待处理信号分别从mXn个所述输入节点输入，经滤波后分别由mXn个所述输出节点 输出m X η路滤波结果信号；
[0009] 所述输出节点分为组号为1~m的m组，每组包含编号1~η的η个输出节点；
[0010 ]所述中间节点分为组号为1~η的η组，每组包含编号1~m的m个中间节点；
[0011] 在组号相同的所述输出节点/中间节点中，编号相差1的输出节点/中间节点间通 过一个第一电阻相连，编号相差2的输出节点/中间节点间通过一个第二电阻相连；
[0012] 每个输出节点对应一个中间节点，相对应的输出节点的组号与中间节点的编号一 致，相对应的输出节点的编号与中间节点的组号一致；
[0013] 相对应的输出节点与中间节点间通过一个第三电阻相连；
[0014] 每个中间节点通过一个第三电阻与一个输入节点相连；
[0015] 所述第一电阻与所述第三电阻为正电阻，所述第二电阻为负电阻。
[0016] 在一实施例中，所述第一电阻、所述第二电阻和/或所述第三电阻为等效电阻。
[0017] 在一实施例中，所述滤波单元的滤波带宽由所述第三电阻的阻值大小所控制。
[0018] 在一实施例中，所述滤波单元还包含图像信号接收器，所述图像信号接收器配置 为接收mX η个像素点模拟信号并将每个所述像素点模拟信号分配输入到一个所述输入节 点。
[0019] 在一实施例中，所述图像信号接收器配置为将每个所述像素点模拟信号分配输入 到一个所述输入节点，其中：
[0020] 所述mXn个像素点模拟信号为来自同一待处理图像的采样信号；
[0021]按照像素点在所述待处理图像上的相对位置分配所述像素点模拟信号，令所述像 素点的像素行号以及列号与所述中间节点或所述输出节点的组号以及编号相匹配。
[0022] 在一实施例中，所述装置还包含多个输入采样器，所述输入采样器配置为对待处 理图像信号进行预设采样率的采样以输出所述像素点模拟信号，其中：
[0023] 所述装置包含多个所述滤波单元，所述输入采样器连接到所述滤波单元；
[0024] 不同的所述输入采样器的预设采样率不同，所述滤波单元的节点结构配置与其连 接的所述输入采样器的预设采样率匹配。
[0025] 在一实施例中，所述装置包含多个所述滤波单元，其中：
[0026] 每个所述输入采样器连接到一组所述滤波单元中的每一个所述滤波单元；
[0027] 同一组所述滤波单元中不同的滤波单元的节点结构配置相同、滤波带宽配置不 同。
[0028] 在一实施例中，所述装置还包含一个输入采样器以及多个输出采样器，其中：
[0029] 所述输入采样器配置为对待处理图像信号进行最大采样率的采样以输出所述像 素点模拟信号到一个或多个所述滤波单元；
[0030] 所述滤波单元的节点结构配置与所述最大采样率匹配；
[0031] 每个所述滤波单元连接到多个所述输出采样器，所述输出采样器配置为按照预设 采样率对所述滤波单元输出的信号进行采样并输出，对应同一所述滤波单元的不同的所述 输出采样器的所述预设采样率不同。
[0032] 在一实施例中，所述装置包含多个所述滤波单元，其中：
[0033]所有所述滤波单元的节点结构配置相同、滤波带宽配置不同；
[0034]不同的所述滤波单元对应的所述输出采样器不同。
[0035]与现有技术相比，使用本发明的装置进行高斯滤波处理，不仅大大提高了处理速 度以及处理精度，而且降低了处理能耗。
[0036]本发明的其它特征或优点将在随后的说明书中阐述。并且，本发明的部分特征或 优点将通过说明书而变得显而易见，或者通过实施本发明而被了解。本发明的目的和部分 优点可通过在说明书、权利要求书以及附图中所特别指出的步骤来实现或获得。
【附图说明】
[0037]附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实 施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
[0038] 图1和图2分别是根据本发明不同实施例的装置部分电路结构简图；
[0039] 图3是根据本发明一实施例的装置结构示意图；
[0040] 图4和图5是分别根据本发明不同实施例的装置部分电路连线示意图；
[0041 ]图6是根据本发明一实施例的装置结构示意图。
【具体实施方式】
[0042]以下将结合附图及实施例来详细说明本发明的实施方式，借此本发明的实施人员 可以充分理解本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程并依 据上述实现过程具体实施本发明。需要说明的是，只要不构成冲突，本发明中的各个实施例 以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之 内。
[0043]传统的高斯滤波模块是在处理系统内基于软件算法构建。不仅其构建过程会带来 大量计算量，而且在其进行滤波处理时，随着数据量的增加，其滤波处理的计算量也大幅度 增加。为了提高处理系统的处理能力本发明公开了一种高斯滤波装置。
[0044] 本发明采用固定电路结构构造高斯滤波装置。这样在进行数据滤波处理时可以直 接使用构造好的高斯滤波装置，从而省去了传统方法中高斯滤波模块的构建步骤。
[0045] 在本发明一本实施例中，高斯滤波装置中执行滤波功能的最小单元是滤波单元 (一个高斯滤波装置可以只包含一个滤波单元，也可以包含多个滤波单元）。针对任一滤波 单元，滤波单元的基本结构是由多个节点构成的节点网络。
[0046] 在滤波单元的节点网络中，节点间通过正电阻R1、R0以及负电阻R2(采用有源电阻 实现)相互连接。如图1所示，按照节点Xn-2、Xn-l、Xn、Xn+l、Xn+2的顺序，在每两个相邻节点 间连接电阻R1从而实现由左到右的串联。然后在每两个次邻近节点（次邻近节点即为按照 串联顺序中间隔了 一个节点的两个节点，例如，节点Xn-2与Xn、节点Xn-1与Xn+1、节点Xn与 Xn+2)间连接电阻R2。
[0047]将上述串联的节点(乂11-2、乂11-1、乂1^11+1、乂11+2)作为输出节点，每个输出节点通过 电阻R0串联到一个输入节点（不同的节点对应不同的输入节点），如图1所示，节点Xn-Ι串联 R0连接到输入节点Un-Ι，节点Xn串联R0连接到输入节点Un，节点Xn+1串联R0连接到输入节 点 Un+1。
[0048]图1中的节点网络结构可以向左右两方无限延伸，这样就获得了一个多输入多输 出的节点网络，其可以实现最基本的尚斯滤波。
[0049] 这里需要注意的是，图1所示的结构中R0，R1为正电阻，R2为负电阻（R0、R1以及R2 可以为等效电阻），在没有引入负阻的情况下，系统函数曲线下降趋势与电阻R〇，Rl大小有 关，此时电路为一个简单的纯电阻电路。为了补偿函数曲线，迫使其逼近高斯曲线，引入负 阻(R2)补偿，经过严密数学推导，保证R2与R1的比例关系以及R2的接入关系，即可使函数曲 线逼近高斯函数曲线。
[0050] 因此，比例关系R2/R1为一个特定的负数值，R0的大小控制高斯曲线的带宽，该结 构为对称结构，可向两侧无限延伸。电压源给定电压，待电路稳定之后，输出节点的电压值 即为高斯滤波后的结果。
[0051] 依靠将图1所示的节点结构横向无限延伸，理论上可以实现任意滤波处理数据量 需求。但是图1所示的节点结构属于一维线性结构，其滤波处理精度并不理想。为了提高滤 波处理精度，在本发明一实施例中，基于图1所示的节点结构，构造了更为复杂的2维节点结 构。
[0052]节点网络分为顶层网络与底层网络。顶层网络由多个图1所示的一维线性结构构 成，顶层网络的一维线性结构相互间并不做连接;底层网络同样由多个图1所示的一维线性 结构构成，底层网络的一维线性结构相互间并不做连接。
[0053]顶层网络与底层网络的节点为一一对应关系(节点数相同，顶层网络中不同的输 入/输出节点对应底层网络中不同的输入/输出节点）。顶层网络的一维线性结构的数目和 底层网络中单个一维线性结构中输出节点的数目相同，其中：
[0054]顶层网络的每个输入节点连接到底层网络的一个输出节点，顶层网络的不同的输 入节点连接到底层网络的不同的输出节点；
[0055] 顶层网络中同一一维线性结构的多个输入节点分别连接到底层网络中不同的一 维线性结构上。
[0056] 将顶层网络的输出节点作为输出节点，底层网络的输入节点作为输入节点，那么 整个节点网络就可以作为一个多输入多输出的滤波单元。
[0057] 进一步的，将上述描述中的节点结构中顶层网络的输入节点和与其相连的底层网 络的输出节点合并为一个节点，命名为中间节点。那么，整个节点网络结构可以作如下描 述。
[0058] 节点网络(滤波单元)包含m X η个输出节点、m X η个中间节点以及m X η个输入节 点，其中：
[0059] m和η为非0自然数，m和η的具体数值与节点网络的最大并行数据处理量匹配，mXn 路待处理信号分别从m X η个输入节点输入，经滤波后分别由m X η个输出节点输出m X η路滤 波结果信号；
[0000] 输出节点分为组号为1~m的m组，每组包含编号1~η的η个输出节点；
[0061 ]中间节点分为组号为1~η的η组，每组包含编号1~m的m个中间节点；
[0062] 在组号相同的输出节点/中间节点中，编号相差1的输出节点/中间节点间通过一 个第一电阻(R0)相连，编号相差2的输出节点/中间节点间通过一个第二电阻(R2)相连；
[0063] 每个输出节点对应一个中间节点，相对应的输出节点的组号与中间节点的编号一 致，相对应的输出节点的编号与中间节点的组号一致；
[0064] 相对应的输出节点与中间节点间通过一个第三电阻(R1)相连；
[0065]每个中间节点通过一个第三电阻与一个输入节点相连；
[0066] 第一电阻与第三电阻为正电阻，第二电阻为负电阻（可以部分为等效电阻或全部 为等效电阻）。进一步的，在本发明一实施例中，利用有源电路实现负电阻，利用负电阻和普 通电阻一起实现高斯滤波电路网络。高斯电路网络利用纯电阻器件实现近似高斯函数曲 线，从而实现滤波应用。
[0067]接下来，为了更加形象的描述节点网络的结构，将节点网络中每个节点的固定分 配位置，用不同的位置指代相应的节点，从而进行节点相互连接方式的描述。这里需要指出 的是，在实际应用中，在节点网络中每个节点的位置并不做精确限定，只要能满足本发明所 述的节点连接方式的节点位置结构均属于本发明的保护范围。
[0068] 如图2所示，节点网络分为顶层网络与底层网络，底层网络位于顶层网络下方。顶 层网络以及底层网络的一维线性结构均并行排列且底层网络的一维线性结构的排列方向 与顶层网络的一维线性结构的排列方向垂直。
[0069] 在线性结构中，每个一维线性结构中相邻的两个输出节点间通过一个第一电阻 (正电阻）串联;相隔一个输出节点的两个输出节点间通过一个第二电阻（负电阻）串联;相 对应的输出节点与输入节点之间通过一个第三电阻(正电阻）串联。为了便于描绘，在图2所 示结构中，只绘制了各个节点通过第一电阻以及第三电阻串联的情况，并未绘制第二电阻 的连接情况。
[0070] 顶层网络的每个输出节点正下方是其对应的输入节点，顶层网络的每个输出节点 正下方是一个底层网络的输出节点，底层网络的输出节点正下方是是其对应的输入节点。
[0071] 顶层网络的每个输入节点与其正下方的底层网络的输出节点相连(直接相连，并 不是通过电阻串联，因此可以看作一个节点，中间节点）。
[0072] 在现有技术中的数字滤波系统中，完成滤波任务需要使用滤波模块来扫描输入数 据，卷积计算(本质上就是乘加计算)得到的结果作为输出。处理方法非常耗时，同时，如此 多的乘加运算将会带来较大的能耗。相较于现有技术，本实施例中的基于纯电阻器件所构 建的高斯滤波网络在处理数据过程中的能耗以及耗时都大大降低。
[0073]进一步的，由于采用了二位的节点网络结构，本发明的滤波装置(滤波单元）的滤 波精度大大提尚。
[0074]进一步的，基于本发明的滤波装置(滤波单元)节点网络结构，本发明提出了一种 针对图像处理的高斯滤波装置。在本发明一本实施例中，高斯滤波装置中执行滤波功能的 最小单元是滤波单元(一个高斯滤波装置可以只包含一个滤波单元，也可以包含多个滤波 单元）。任一滤波单元的基本结构是由多个节点构成的节点网络。
[0075]在现有技术中，图像处理的第一步通常是先将待处理图像的光信号转换为模拟信 号。由于现有技术是采用软件算法进行高斯滤波处理，因此在现有的图像处理系统中需要 将图像模拟信号（电压幅度信号)转变为数字信号。在对图像的数字信号进行高斯滤波时， 首先要针对具体的处理要求利用软件算法构建高斯滤波模块，构建高斯滤波模块的过程不 可避免的产生了大量的计算。为了减少计算量，本发明没有采用软件算法来进行高斯滤波 处理。而是采用有源电阻构建高斯滤波网络，利用高斯滤波网络直接对图像模拟信号（电压 幅度信号进行处理），从而实现高斯滤波。
[0076]通常图像信号是由多个像素点信号构成的，在本实施例中，基于需要处理的图像 信号的像素分辨率构造滤波单元的节点网络结构，即，对应像素个数构造包含相应数目的 输入节点/输出节点的节点网络结构。多个像素点信号分别输入到节点网络的多个输入节 点中，并由多个输出节点分别输出多个处理后的像素点信号。
[0077]具体的，在本发明一实施例中，滤波单元还包含图像信号接收器，图像信号接收器 配置为接收mXn个像素点模拟信号并将每个像素点模拟信号分配输入到一个输入节点。进 一步的：
[0078] mXn个像素点模拟信号为来自同一待处理图像的采样信号；
[0079]按照像素点在待处理图像上的相对位置分配像素点模拟信号，令像素点的像素行 号以及列号与中间节点或输出节点的组号以及编号相匹配。
[0080] 也就是说，从空间的角度上，像素点在待处理图像中的排列方式与输入节点的排 布方式保持一致。这样，输出节点输出的信号的排布方式就保持了待处理图像中像素点的 排布方式。从而使得可以比较方便的利用处理后的像素点信号构成新的图像。
[0081] 理论上，本发明的高斯滤波单元可以在横轴和纵轴上无限复制扩展，从而实现任 意输入/输出节点数目（实现任意数据量的并行处理）。进一步的，高斯滤波单元中的两个正 电阻(第一电阻与第三电阻）的比例关系将决定高斯滤波单元的滤波带宽。那么，不同滤波 尺度的高斯滤波单元的差异本质上即为高斯滤波单元中电阻比例关系不同。
[0082] 基于上述分析，本发明进一步提出了一种高斯滤波装置。在本发明一实施例中，高 斯滤波装置包含多个不同的滤波单元组(每组包含一个或多个滤波单元），每个滤波单元组 的最大并行数据处理量不同。具体的，每个滤波单元组对应一种待处理图像的分辨率。这样 滤波装置就可以同时对多个不同的分辨率的待处理图像进行处理。
[0083] 进一步的，滤波装置可以对同一待处理图像的多个不同分辨率的采样图像进行滤 波处理。具体的，在一实施例中，滤波装置还包含多个输入采样器，输入采样器配置为对待 处理图像信号进行预设采样率的采样以输出像素点模拟信号，其中：
[0084] 装置包含多个滤波单元，输入采样器连接到滤波单元；
[0085] 不同的输入采样器的预设采样率不同，滤波单元的节点结构配置与其连接的输入 采样器的预设采样率匹配。
[0086]例如，在一具体应用实例中，待处理图像分辨率为1024*1024。滤波装置设置成包 含三个输入采样器A、B以及C，分别对应分辨率1024*1024(输入采样器A)、512*512(输入采 样器B)以及256*256(输入采样器C)。相应的，连接到输入采样器A的滤波单元具有1024* 1024个输入节点（输出节点）；连接到输入采样器B的滤波单元具有512*512个输入节点（输 出节点）；连接到输入采样器C的滤波单元具有256*256个输入节点(输出节点）。经滤波装置 滤波，可以同时获取待处理图像在三个分辨率采样下的滤波结果。
[0087] 进一步的，由于滤波单元的滤波尺度(滤波带宽）是可以预先设置的。在本发明一 实施例中，在同一滤波装置中构造多个具有不同滤波尺度滤波单元，这样就可以实现同时 在不同的滤波尺度上进行滤波处理。
[0088] 具体的，滤波装置中构造有一组或多组滤波单元。每组滤波单元对应一个输入采 样器，每个输入采样器连接到其对应的一组滤波单元中的每一个滤波单元。同一组滤波单 元中不同的滤波单元的节点结构配置相同、滤波带宽配置不同。
[0089]综合上述结构，在本发明一实施例中，滤波装置的基本结构如图3所示。光流探测 器301包含多个像素单元302、303、304、…。像素单元为光照传感器，其感受光流信号，并将 光流信号转换为电压幅度信号。光流探测器301中的每个像素单元针对待处理图像中的一 个像素，其将待处理图像中的每个像素上的光流信号转变为像素点模拟信号（电压幅度信 号）。所有像素点模拟信号共同构成图像模拟信号发送到滤波装置300。
[0090] 滤波装置300包含输入采样器310、320、330、…，每个输入采样器对应一种分辨率 (米样率）。
[0091] 每个输入采样器连接到多个高斯滤波单元。例如输入采样器310连接到高斯滤波 单元311、312、313、一；输入采样器320连接到高斯滤波单元321、322、323、一；输入采样器 330连接到高斯滤波单元331、332、333、…。
[0092] 连接到同一输入采样器的所有高斯滤波单元具有相同的节点网络结构(输入/输 出节点数配置相同）以及不同的滤波带宽。例如，高斯滤波单元311、312、313的节点网络结 构相同，其输入节点数与输入采样器310的采样率匹配，但是高斯滤波单元311、312、313分 别具有不同的滤波带宽。
[0093] 在一般情况下，滤波装置的输入采样器的最大采样率与待处理图形的最大分辨率 是一致的。因此，滤波装置中包含一个与待处理图形的最大分辨率匹配的输入采样器(命名 为第一输入采样器），其输出端口与待处理图形的像素数量保持一致。第一输入采样器接收 待处理图形信号并输出像素信号(每个输出端口输出一个像素信号）。
[0094] 进一步的，在滤波装置中，除第一输入采样器之外的所有输入采样器的采样率均 小于待处理图形的最大分辨率。其输出为第一输入采样器的采样输出的降采样。
[0095]以图3所示的结构为例，假设待处理图形为256X256的图形，输入采样器310(第一 输入采样器)的采样率就为256 X 256(由于光流探测器301输出的就是256 X 256个像素点信 号，那么输入采样器310可以简化为256 X 256根信号连线，每根连线接收一个像素点信号）。 [0096]高斯滤波单元311、312、313均构造有256X256个输入节点，每个输入节点连接输 入采样器310的一根信号连线。
[0097] 输入采样器320以及330为输入采样器310的降采样，同时，也可以认为，输入采样 器330为输入采样器320的降采样。
[0098]假设在本实施例中，采样率需求从最高采样率开始，每个采样率级别相对于上一 采样率级别降低一半的采样率，即从256X256降到128X256。那么输入采样器320的采样率 为128 X 256，输入采样器330的采样率为64 X 256。
[0099]在图3所示实例中，每个输入采样器均直接接收光流探测器301的输出信号并对其 进行采样。在本发明一实施例中，为了简化结构，除第一输入采样器之外的所有输入采样器 均利用简单的信号连线构造，其连接到第一输入采样器的输出上，直接采样第一输入采样 器的输出。
[0?00]以一具体应用实例为例，如图4所不，410为第一输入米样器输出端口的一部分， 420为第一输入米样器的1/2降米样输入米样器的输出端口的一部分。
[0101 ]图4中，每个黑点代表一个输出端口（像素点信号输出端口）。410上拥有5 X 3个像 素点信号输出端口，输入411、412、413、414以及415分别代表五排像素点信号输出端口。
[0102] 420的采样率为410的一半，因此，420的每一排上的输出端口和410的每隔一排上 的输出端口对应连接。即420上拥有3 X 3个像素点信号输出端口。相较410上拥有的5 X 3个 像素点信号输出端口，其采样率为1/2。
[0103] 进一步的，为尽量缩短互连线的数量，本实施例的装置通过类似总线的方式在输 入采样器与多个高斯滤波单元间互联。在电阻网络之间的物理位置为层内网络在横轴方向 延伸，采用类似总线互连的结构，从输入采样器每个像素对应的信号输出端引出各自的信 号总线，将对应于该输入采样器的各个高斯滤波单元的电阻网络对应节点的输入端挂载在 总线上。如图5所示，510与520分别为本实施例中对应同一输入采样器的任意两个高斯滤波 单元输入端口的一部分。510以及520分别包含对应9个像素点模拟信号的九个输入端口。 510与520中的每个输入端口对应相连，共同连接到输入米样器的一个像素点模拟信号输出 上。
[0104] 进一步的，在本发明一实施例中，采用其他的结构实现多采样率的信号的同时处 理。首先，通常情况下滤波器的滤波输出是多个采样率下的滤波结果的混合。其中包含一个 最大采样率的滤波输出，除此以外的输出均是这个最大采样率滤波输出的降采样。因此，在 本发明一实施例中，高斯滤波装置包含一个滤波单元组(每组包含一个或多个滤波单元）， 滤波单元组的最大并行数据处理量(最大采样率)即为待处理图像的最大分辨率。
[0105] 滤波单元组的滤波结果就是最大采样率下的滤波结果。将最大采样率下的滤波结 果做降采样处理，就可以得到多个不同采样率下的滤波结果。即，滤波装置还包含一个输入 采样器以及多个输出采样器，其中：
[0106] 输入采样器配置为对待处理图像信号进行最大采样率的采样以输出像素点模拟 信号到一个或多个滤波单元(滤波单元组）；
[0107] 滤波单元的节点结构配置与最大采样率匹配；
[0108] 每个滤波单元连接到多个输出采样器，输出采样器配置为按照预设采样率对滤波 单元输出的信号进行采样并输出，对应同一滤波单元的不同的输出采样器的预设采样率不 同。
[0109] 例如，在一具体应用实例中，待处理图像分辨率为1024*1024。滤波装置设置成包 含输入采样器A(对应分辨率1024*1024)以及输出采样器B(对应分辨率1024*1024)、C(对应 分辨率512*512)、D(对应分辨率256*256)。相应的，连接到输入采样器A的滤波单元具有 1024* 1024个输入节点(输出节点）。
[0110]连接到输入采样器A的滤波单元滤波后输出1024*1024个像素点的滤波结果，输出 采样器B、C、D均连接到滤波单元，其对滤波单元的输出结果进行采样，分别输出分辨率 1024*1024、分辨率512*512、分辨率256*256三个分辨率采样下的滤波结果。
[0111] 进一步的，由于滤波单元的滤波尺度(滤波带宽）是可以预先设置的。在本发明一 实施例中，在同一滤波装置中构造多个具有不同滤波尺度滤波单元，这样就可以实现同时 在不同的滤波尺度上进行滤波处理。
[0112] 具体的，滤波装置中构造有一组滤波单元。每个滤波单元均连接到输入采样器，不 同的滤波单元的节点结构配置相同、滤波带宽配置不同。
[0113] 综合上述结构，在本发明一实施例中，滤波装置的基本结构如图6所示。光流探测 器601包含多个像素单元602、603、604、一。像素单元为光照传感器，其感受光流信号，并将 光流信号转换为电压幅度信号。光流探测器601中的每个像素单元针对待处理图像中的一 个像素，其将待处理图像中的每个像素上的光流信号转变为像素点模拟信号（电压幅度信 号）。所有像素点模拟信号共同构成图像模拟信号发送到滤波装置600。
[0114] 滤波装置600包含输入米样器605，输入米样器605对应最大分辨率。输入米样器 605连接到多个高斯滤波单元610、620、630、'"。高斯滤波单元610、620、630、一具有相同的 节点网络结构，但是各个滤波单元的滤波带宽不同。
[0115] 每个高斯滤波单元的输出连接到多个输出采样器。例如，高斯滤波单元610连接到 输出采样器611、612、613、'"；高斯滤波单元620连接到输出采样器621、622、623、'"；高斯滤 波单元630连接到输出采样器631、632、633、···。连接到同一高斯滤波单元的输出采样器具 有不同的采样率。
[0116] 在一般情况下，滤波装置的输出采样器的最大采样率与待处理图形的最大分辨率 是一致的。因此，每个高斯滤波单元均连接到一个与待处理图形的最大分辨率匹配的输出 采样器(命名为第一输出采样器）。在与同一高斯滤波单元连接的输出采样器中，除第一输 出采样器之外的所有输出采样器的采样率均小于待处理图形的最大分辨率。其采样率为第 一输出米样器的降米样。
[0117]以图6所示的结构为例，假设待处理图形为256X256的图形，输出采样器611(第一 输出采样器)的采样率就为256 X 256(由于高斯滤波单元610输出的就是256 X 256个像素点 信号，那么输出米样器611可以简化为256 X 256根信号连线，每根连线接收一个像素点信 号)。
[0118] 输出米样器612以及613为输入米样器611的降米样，同时，也可以认为，输出米样 器613为输出米样器612的降米样。
[0119] 假设在本实施例中，采样率需求从最高采样率开始，每个采样率级别相对于上一 采样率级别降低一半的采样率，即从256X256降到128X256。那么输出采样器612的采样率 为128 X 256，输出采样器613的采样率为64 X 256。
[0120] 在图6所示实例中，每个输出采样器均直接接收高斯滤波单元的输出信号并对其 进行采样。在本发明一实施例中，为了简化结构，除第一输出采样器之外的所有输出采样器 均利用简单的信号连线构造，其连接到第一输出采样器的输出上，直接采样第一输出采样 器的输出。
[0121]接下来基于一具体的仿真应用验证本发明的具体效果。选择Spectre工具对电路 进行仿真，高斯金字塔在模拟域完成对输入原始数据的多尺度滤波任务，处理时间即为电 路的建立时间。一般而言，若电路中无电容，电路可以极快达到稳定，其建立时间几乎可以 忽略。但实际中的电路存在寄生电容，金属氧化物半导体场效应晶体管(M0S)的层间电容 等，因此在仿真过程中需要将这些因素考虑进来。对不同大小的寄生电容，其RC常数值不 同，电路所需的建立时间也不一样，基于对电路寄生电容的实际估计，对几种不同大小电容 环境下的电路建立时间进行仿真，其建立时间均为纳秒级别。
[0122] 对电路能耗的影响起着重要作用的因素为滤波带宽的大小，通过实验验证，滤波 带宽和能耗成反相关，带宽越大，能耗越低。以256x256像素的图像为例，如果建立3层金字 塔，每层金字塔有5个不同尺度的二维电阻网络，仿真统计每个像素的平均能耗以及整个高 斯金字塔的能耗与滤波带宽的关系，金字塔最底层尺寸为256 X 256，中间一层为128 X 128， 最上层为64X64。对上述搭建的高斯金字塔进行计算时间和能耗的统计，整个金字塔建立 稳定时间（计算时间）为1 〇〇ps，总能耗为25.3p J。
[0123] 进一步的，对滤波电路(节点网络，滤波单元）系统函数计算误差统计与滤波带宽 的关系的仿真结果如表1所示。
[0125] 表1
[0126] 综合上述仿真结果可以看出，采用纯模拟信号处理方式，充分利用器件特性和网 络拓扑结构完成近高斯滤波效果，整个处理过程所需时间在纳秒级别，其功耗约为几十到 几百皮焦，能耗极低;并且，其系统误差(处理精度)也具有相当理想的表现。综上，与现有技 术相比，使用本发明的装置进行高斯滤波处理，不仅大大提高了处理速度，降低了处理能 耗，而且提高了处理精度。
[0127] 虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采 用的实施方式，并非用以限定本发明。本发明所述的方法还可有其他多种实施例。在不背离 本发明实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变或变 形，但这些相应的改变或变形都应属于本发明的权利要求的保护范围。
【主权项】
1. 一种高斯滤波装置，其特征在于，所述装置包含一个或多个滤波单元，所述滤波单元 包含m X η个输出节点、m X η个中间节点以及m X η个输入节点，其中： m和η为非0自然数，m和η的具体数值与所述滤波单元的最大并行数据处理量匹配，m X η 路待处理信号分别从mXn个所述输入节点输入，经滤波后分别由mXn个所述输出节点输出 m X η路滤波结果信号； 所述输出节点分为组号为1~m的m组，每组包含编号1~η的η个输出节点； 所述中间节点分为组号为1~η的η组，每组包含编号1~m的m个中间节点； 在组号相同的所述输出节点/中间节点中，编号相差1的输出节点/中间节点间通过一 个第一电阻相连，编号相差2的输出节点/中间节点间通过一个第二电阻相连； 每个输出节点对应一个中间节点，相对应的输出节点的组号与中间节点的编号一致， 相对应的输出节点的编号与中间节点的组号一致； 相对应的输出节点与中间节点间通过一个第三电阻相连； 每个中间节点通过一个第三电阻与一个输入节点相连； 所述第一电阻与所述第三电阻为正电阻，所述第二电阻为负电阻。2. 如权利要求1所述的装置，其特征在于，所述第一电阻、所述第二电阻和/或所述第三 电阻为等效电阻。3. 如权利要求1或2所述的装置，其特征在于，所述滤波单元的滤波带宽由所述第三电 阻的阻值大小所控制。4. 如权利要求1-3中任一项所述的装置，其特征在于，所述滤波单元还包含图像信号接 收器，所述图像信号接收器配置为接收mXn个像素点模拟信号并将每个所述像素点模拟信 号分配输入到一个所述输入节点。5. 如权利要求4所述的装置，其特征在于，所述图像信号接收器配置为将每个所述像素 点模拟信号分配输入到一个所述输入节点，其中： 所述mXn个像素点模拟信号为来自同一待处理图像的采样信号； 按照像素点在所述待处理图像上的相对位置分配所述像素点模拟信号，令所述像素点 的像素行号以及列号与所述中间节点或所述输出节点的组号以及编号相匹配。6. 如权利要求4或5所述的装置，其特征在于，所述装置还包含多个输入采样器，所述输 入采样器配置为对待处理图像信号进行预设采样率的采样以输出所述像素点模拟信号，其 中： 所述装置包含多个所述滤波单元，所述输入采样器连接到所述滤波单元； 不同的所述输入采样器的预设采样率不同，所述滤波单元的节点结构配置与其连接的 所述输入采样器的预设采样率匹配。7. 如权利要求6所述的装置，其特征在于，所述装置包含多个所述滤波单元，其中： 每个所述输入采样器连接到一组所述滤波单元中的每一个所述滤波单元； 同一组所述滤波单元中不同的滤波单元的节点结构配置相同、滤波带宽配置不同。8. 如权利要求4或5所述的装置，其特征在于，所述装置还包含一个输入采样器以及多 个输出采样器，其中： 所述输入采样器配置为对待处理图像信号进行最大采样率的采样以输出所述像素点 模拟信号到一个或多个所述滤波单元； 所述滤波单元的节点结构配置与所述最大采样率匹配； 每个所述滤波单元连接到多个所述输出采样器，所述输出采样器配置为按照预设采样 率对所述滤波单元输出的信号进行采样并输出，对应同一所述滤波单元的不同的所述输出 采样器的所述预设采样率不同。9.如权利要求8所述的装置，其特征在于，所述装置包含多个所述滤波单元，其中： 所有所述滤波单元的节点结构配置相同、滤波带宽配置不同； 不同的所述滤波单元对应的所述输出采样器不同。
【文档编号】G06T5/00GK106097265SQ201610405989
【公开日】2016年11月9日
【申请日】2016年6月8日
【发明人】李义, 乔飞, 魏琦, 杨兴华, 刘哲宇, 杨华中
【申请人】清华大学