一种数据存储设备的制造方法
【技术领域】
[0001]本实用新型涉及数据存储技术领域，更具体的说是涉及一种数据存储设备。
【背景技术】
[0002]现有技术中，军工及民用通信产生的海量数据多应用Flash芯片进行存储，但是Flash芯片不存在自校验功能，导致存储的数据误码率较高，而且因其集成度较低，导致其体积较大，应用不灵活，进而导致数据存储效率降低。
[0003]因此，军工及民用通信中亟需一种低误码率、体积小的存储设备，以提高数据存储效率。
【实用新型内容】
[0004]有鉴于此，本实用新型提供一种数据存储设备，以解决现有技术中应用Flash芯片进行存储，由于Flash芯片不存在自校验功能，导致存储的数据误码率较高，而且因其集成度较低，导致其体积较大，应用不灵活，进而导致数据存储效率降低的问题。
[0005]为实现上述目的，本实用新型提供如下技术方案:
[0006]一种数据存储设备，所述设备具体包括:
[0007]现场可编程门阵列FPGA芯片；
[0008]与所述FPGA芯片连接的用于存储待存储数据的嵌入式多媒体卡EMMC阵列；
[0009]以及，与所述FPGA芯片连接的用于产生控制命令以控制所述FPGA芯片的嵌入式系统单元。
[0010]优选的，所述嵌入式多媒体卡EMMC阵列包括:
[0011]至少一个EMMC芯片组，所述EMMC芯片组由多个EMMC芯片组成。
[0012]优选的，所述嵌入式系统单元包括:
[0013]用于产生不同控制命令的拨码开关。
[0014]优选的，所述设备还包括:
[0015]用于连接上位机及所述嵌入式系统单元的网口和/或串口。
[0016]优选的，所述设备还包括:
[0017]与所述FPGA芯片连接的用于缓存待存储数据的缓存器。
[0018]优选的，所述缓存器包括:
[0019]两个同步动态随机存储器SRRAM。
[0020]优选的，所述设备还包括:
[0021]与所述FPGA芯片连接的用于连接外围数据源的外围数据接口。
[0022]优选的，所述外围数据接口包括:
[0023]低压差分信号技术接口 LVDS、网口及光纤中的任意一种或多种。
[0024]优选的，所述设备还包括:
[0025]与所述FPGA芯片连接的用于存储数据存储记录信息的Flash芯片。
[0026]优选的，所述设备还包括:
[0027]与所述嵌入式系统单元通信连接的用于显示所述数据存储设备工作状态的显示屏。
[0028]经由上述的技术方案可知，与现有技术相比，本实用新型提供了一种数据存储设备，该设备包括现场可编程门阵列FPGA芯片；与所述FPGA芯片连接的用于存储待存储数据的嵌入式多媒体卡EMMC阵列；以及，与所述FPGA芯片连接的用于产生控制命令以控制所述FPGA芯片的嵌入式系统单元。由于EMMC集成了 CRC校验功能，且芯片集成度较高，体积小，因此，本实用新型公开的数据存储设备应用灵活，且能够保证数据存储较低的误码率，进而能够提高数据存储的效率。
【附图说明】
[0029]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0030]图1为本实用新型公开的一种数据存储设备的结构示意图；
[0031]图2为本实用新型公开的另一种数据存储设备的结构示意图。
【具体实施方式】
[0032]为了引用和清楚起见，下文中使用的技术名词的说明、简写或缩写总结如下:
[0033]EMMC:Embedded Multi Media Card，嵌入式多媒体卡；
[0034]MLC:Mult1-Level Cell，多层单元；
[0035]CRC:Cyclic Redundancy Check，循环冗余校验码；
[0036]BGA:Ball Grid Array Package，球栅阵列封装；
[0037]FPGA:Field — Programmable Gate Array，现场可编程门阵列；
[0038]SDRAM 〖Synchronous Dynamic Random Access Memory，同步动态随机存储器；
[0039]PCI 〖Peripheral Component Interconnect，外设部件互连；
[0040]LVDS:Low Voltage Differential Signaling，低压差分信号技术接口。
[0041 ] 下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0042]由【背景技术】可知，现有技术中应用Flash芯片进行存储，由于Flash芯片不存在自校验功能，导致存储的数据误码率较高，而且因其集成度较低，导致其体积较大，应用不灵活，进而导致数据存储效率降低。
[0043]为此，本实用新型实施例公开了一种数据存储设备，该设备包括现场可编程门阵列FPGA芯片；与所述FPGA芯片连接的用于存储待存储数据的嵌入式多媒体卡EMMC阵列；以及，与所述FPGA芯片连接的用于产生控制命令以控制所述FPGA芯片的嵌入式系统单元。由于EMMC集成了 CRC校验功能，且芯片集成度较高，体积小，因此，本实用新型公开的数据存储设备应用灵活，且能够保证数据存储较低的误码率，进而能够提高数据存储的效率。
[0044]下面将通过以下实施例进行详细说明。
[0045]实施例一
[0046]请参阅附图1，图1为本实用新型公开的一种数据存储设备的结构示意图，该设备具体包括:
[0047]FPGA 芯片 11;
[0048]与所述FPGA芯片11连接的用于存储待存储数据的EMMC阵列12 ；
[0049]以及，与所述FPGA芯片11连接的用于产生控制命令以控制所述FPGA芯片的嵌入式系统单元13。
[0050]本实施例公开的一种数据存储设备，采用了 FPGA+EMMC阵列，由于EMMC芯片采用MLC存储类型，集成了 CRC校验功能，成本低廉，且其集成度高，体积小，采用BGA封装方式，抗震好，因此，本实施例公开的数据存储设备应用灵活，且能够保证数据存储较低的误码率，进而能够提高数据存储的效率。而且，该数据存储设备配置了嵌入式系统单元，能够实现对FPGA的控制，因此，本实施例公开的数据存储设备具有很好的独立性。
[0051]上述实施例简单说明了本实用新型公开的数据存储设备的基本结构，基于上述基本结构，本实施例还公开了一种结构较为完善的数据存储设备，下面将通过以下实施例进行详细说明。
[0052]实施例二
[0053]请参阅附图2，图2为本实用新型公开的另一种数据存储设备的结构示意图，该设备具体包括:
[0054]FPGA 芯片 21;
[0055]与所述FPGA芯片21连接的用于存储待存储数据的EMMC阵列22 ;需要说明的是，所述EMMC阵列22包括:至少一个EMMC芯片组，所述EMMC芯片组由多个EMMC芯片组成。具体的，选用多少个EMMC芯片组组成该数据存储设备，可根据该设备的存储容量需求决定，本实施例不做任何限定。
[0056]与所述FPGA芯片21通过PCI/PCIe接口连接的用于产生控制命令以控制所述FPGA芯片21的嵌入式系统单元23 ;所述嵌入式系统单元23包括:用于产生不同控制命令的拨码开关(图中未示出)。嵌入式系统单元可以指定EMM