基于uwb的船舶避碰装置制造方法
【专利摘要】本发明提供的是基于UWB的船舶避碰装置。UWB避碰装置组成：信号源经由UWB收、发模块和信道与处理器连接，在处理器上分别连接有显示器和报警器，处理器并与自动控制系统相连接。本发明通过处理器与UWB技术相结合，具有定位精确可靠、误差小、传输及时的优点。利用UWB信号具有分辨率高、传输距离远、抗干扰能力强、定位准确的特点，实现船舶的自主避碰。适宜作为船舶避碰装置应用。
【专利说明】基于UWB的船舶避碰装置
【技术领域】
[0001]本发明提供的是船舶定位装置，具体地说是基于UWB的船舶避碰装置。
【背景技术】
[0002]目前，船舶避碰问题是21世纪重要的航海研究课题，有效地减少船舶避碰，对海洋及河道环境、人身安全、航海秩序都有很大的作用。现有的船舶测距、测向装置及辨识装置均为各种导航设备以及GPS卫星定位装置，同时结合陆地指挥和船舶协调，可以实现船舶避碰，成为现有船舶避碰技术。但也存在信息输入不及时、误报警率高、抗干扰能力弱、通信频谱受到限制的缺陷，无法完全避免船舶危险接近。另外，船舶趋于大型化、快速化，各航道通航密度逐年增加，预防船舶碰撞已经成为制约航运业发展的重要问题。
【发明内容】
[0003]为了克服现有船舶避碰装置的缺陷，本发明提出了基于UWB的船舶避碰装置。该装置通过FPGA处理器与UWB收/发模块、信号源模块和天线模块通信连接，解决船舶避碰的技术问题。
[0004]本发明解决技术问题所采用的方案是:
UffB避碰装置组成:
信号源经由UWB收、发模块和信道与处理器连接，在处理器上分别连接有显示器和报警器，处理器并与自动控制系统相连接。
[0005]所述处理器为FPGA处理器。
[0006]UffB接收模块:
天线经由低噪声放大器、滤波器、解调器与数据输出端连接，在解调器上连接有脉冲发生器。天线接收的信号经过放大器放大后进行滤波，滤波后解调，将天线接收的信号作为数据输出。解调器上接入的脉冲发生器的作用是，供给解调器脉冲源，形成无线脉冲载波。
[0007]UffB发送模块:
信号源经由调制器与天线连接，将信号源信号经过调制通过天线发出。调制器上接入的脉冲发生器用于产生脉冲电磁波。
[0008]积极效果，本发明通过处理器与UWB技术相结合，具有定位精确可靠、误差小、传输及时的优点。利用UWB信号具有分辨率高、传输距离远、抗干扰能力强、定位准确的特点，实现船舶的自主避碰。适宜作为船舶避碰装置应用。
【专利附图】
【附图说明】
[0009]图1为本发明组成图
图2为本发明UWB接收模块框图 图3为本发明UWB发送模块框图 图4为本发明工作过程图。【具体实施方式】
[0010]据图1所示，UffB避碰装置组成:
信号源经由UWB收、发模块和信道与处理器连接，在处理器上分别连接有显示器和报警器，处理器并与自动控制系统相连接。
[0011]所述处理器为FPGA处理器。
[0012]据图2所示，UffB接收模块:
天线经由低噪声放大器、滤波器、解调器与数据输出端连接，在解调器上连接有脉冲发生器。天线接收的信号经过放大器放大后进行滤波，滤波后解调，将天线接收的信号作为数据输出。解调器上接入的脉冲发生器的作用是，供给解调器脉冲源，形成无线脉冲载波。
[0013]据图3所示，UffB发送模块:
信号源经由调制器与天线连接，将信号源信号经过调制通过天线发出。调制器上接入的脉冲发生器用于产生脉冲电磁波。
[0014]据图4所示，UffB避碰装置工作过程:
UffB避碰装置上电，开始，经过系统初始化，供给数据采集进行运算判断，当两船距离超过安全范围时，报警及驱动船舶制动系统，当没有超过安全距离时，显示两船距离、行驶速度和行驶方向，当定时器大于50毫秒时，产生信号返回到数据采集系统，重新采集数据，当定时器小于50毫秒时，产生信号返回到运算判断过程。
[0015]本发明工作原理:
本发明处理器为应用于UWB无线通信的FPGA处理器，前端为UWB收/发模块，将接收到的信号送给中央处理器，并能将处理器所发信息通过UWB发送模块进行发送。装置的主要功能由FPGA处理器来完成。其中，UWB收/发模块是本发明的关键，为处理器提供信号源，同时使得主处理模块获得有效的采样信号从而计算距离、判定目标以及实现报警。本装置同时能够由处理器发出控制信号，驱动自动控制装置以实现自动避碰。
[0016]1.信号源模块设计
根据FCC对UWB的定义可知:
【权利要求】
1.基于UWB的船舶避碰装置，其特征是: UffB避碰装置组成:信号源经由UWB收、发模块和信道与处理器连接，在处理器上分别连接有显示器和报警器，处理器并与自动控制系统相连接； UWB接收模块:天线经由低噪声放大器、滤波器、解调器与数据输出端连接，在解调器上连接有脉冲发生器； UWB发送模块:信号源经由调制器与天线连接，将信号源信号经过调制通过天线发出； 所述处理器为FPGA处理器。
【文档编号】G08G3/02GK103456190SQ201310395965
【公开日】2013年12月18日 申请日期:2013年9月4日 优先权日:2013年9月4日
【发明者】蔡新梅 申请人:蔡新梅