一种高可靠性交通出行车辆诱导控制系统的制作方法

本实用新型涉及智能交通以及图像处理技术领域，尤其涉及一种高可靠性交通出行车辆诱导控制系统。

背景技术：

随着科学技术的快速发展，LED显示屏从简单的文字显示到现在的图像视频显示，从异步控制系统到同步控制系统，现已广泛应用于各行业的信息发布，是一种相对比较成熟的显示技术。现有技术的LED同步系统实现架构主要有两种：

1)基于工业控制机和点阵接收卡的方式。然而，这种方式在实际应用中经常出现黑屏、断网、死机等现象，主要原因如下：

工业控制机长期在户外高温连续运行对硬件的设计要求很高，工业控制机设置的处理器数量少，连续高负荷运行导致处理器容易发热，再加上户外高温的因素，主板上任何芯片抗高温能力差，都有可能引起数据位反转，硬件信号错误等现象，进而引起软件错误和操作系统的死机；

客户端软件长时间运行在工业控制机上可能由于硬件和软件的原因引起报错；操作系统长时间运行得不到维护，也容易出现卡顿、死机等现象；

2)基于ARM软解码+FPGA点阵驱动卡的方式。

该方式问题主要出现在ARM部分，同步屏色彩丰富数据处理负荷高，在户外连续高温运行，容易出现丢失固件，软件报错灯故障，另外当LED屏增大,色彩越丰富ARM处理器就越显不足。

因此，现有技术存在缺陷，需要改进。

技术实现要素：

本实用新型的目的是克服现有技术的不足，提供一种高可靠性LED交通诱导屏同步控制系统。

本实用新型的技术方案如下：一种高可靠性交通出行车辆诱导控制系统，适于驱动控制LED显示屏显示交通诱导信息，包括主控卡、网络传输模块以及接收卡，网络传输模块分别与主控卡和接收卡通过网络或电性连接连接；主控卡包括：核心处理器、视频解码模块、双RAM处理模块、储存模块以及FPGA协处理模块；核心处理器分别与视频解码模块、双RAM处理模块、储存模块电性连接；FPGA协处理模块与双RAM处理模块电性连接；主控卡能够接收并响应来自上位机的信号，该信号经主控卡模块处理后产生的图像信息通过网络传输模块被接收卡接收，并驱动LED显示屏显示画面。

较佳地，核心处理器可以是ZYNQ-7000处理器，包括ARM芯片和FPGA芯片；处理器中ARM芯片负责系统的工作运营，包括网络配置、参数保存、系统状态显示、日志记录、USB接口驱动以及WEB页面登录等，FPGA芯片负责JPEG解码以及H.264解码；该核心处理器能够接收并响应来自上位机的信号，且将初步处理产生的图像信息存储在储存模块中以待其他部件进一步处理。

较佳地，储存模块包括内存卡、闪存和SD卡的一种或多种；内存卡可以是DDR3内存，且内存卡的一端与核心处理器电性连接；闪存可以是Nand Flash芯片；储存模块能够存储核心处理器初步处理的图像信息，也可以提供预存的图像信息或程序代码。

较佳地，核心处理器电连接有双RAM处理模块，双RAM处理模块包括两数据选择器和两RAM芯片，两数据选择器分别为第一数据选择器和第二数据选择器，两RAM芯片分别为第一RAM芯片和第二RAM芯片；第一数据选择器的输入端连接核心处理器的输出端，第一数据选择器的输出端分别电连接第一RAM芯片和第二RAM芯片的输入端，第一RAM芯片和第二RAM芯片的输出端分别连接第二数据选择器的输入端，第二数据连接器的输出端连接FPGA协处理模块；双RAM处理模块随系统上电同步初始化启动，第一数据选择器接收图像数据并对数据的格式进行判断，会产生两种结果：当数据格式不正确时，不进行数据处理且剔除；当数据格式正确时传输给第一RAM芯片和第二RAM芯片进行数据处理，经第一RAM芯片和第二RAM芯片处理的数据传输给第二数据选择器再次作格式判断，只保留正确格式的数据；通过数据的选择，剔除不符合条件的图像，实现RAM乒乓操作，提升了主控卡的工作效率。

较佳地，核心处理器通过连接双RAM处理模块与FPGA协处理模块建立连接关系，该FPGA协处理模块可以是ATREA Cyclonc-IV芯片，并且还连接DDR3内存的一端；FPGA协处理模块负责DDR3内存的图像数据处理，实现灰度、伽马矫正以及驱动信号的产生等。

较佳地，主控卡设有网络单元，该网络单元包括网络芯片以及网络接口；网络芯片可以是PHY芯片和千兆PHY芯片，网络接口可以是RJ45型接口；网络芯片的输出端连接核心处理器，网络芯片的输入端连接网络接口的输出端；该网络单元能够传输上位机的信号，触发核心处理器的工作。

较佳地，核心处理器还连接视频解码模块，该视频解码模块包括若干视频解码器；视频解码器的输入端连接有视频源，视频源包括VGA视频源以及DVI视频源。

较佳地，主控卡还设有音频解码模块，音频解码模块包括若干音频DA解码器，音频DA解码器连接核心处理器，音频DA解码器的输出端连接立体声输出模块。

较佳地，接收卡包括中枢芯片、内存卡以及若干LED显示屏接口；中枢芯片连接网络传输模块的输出端，内存卡的一端电性连接中枢芯片，LED显示屏接口的输入端连接中枢芯片；中枢芯片可以是ATREA Cyclonc-IV芯片，内存卡可以是DDR3内存，LED显示屏接口可以是74HC245型接口；该中枢芯片接收到主控卡输出的信息并作数据处理，且能将处理后的信息存储于内存卡等待驱动程序取用或直接通过LED显示屏接口驱动输出画面。

较佳地，在主控卡与接收卡之间设有一网络传输模块，网络传输模块包括网络芯片和网络接口；网络接口的输入端连接FPGA协处理模块，网络接口的输出端连接网络芯片的输入端，网络芯片的输出端连接接收卡的输入端；该网络传输模块将主控卡输出的信息传输给接收卡。

采用上述方案，本实用新型能够提供一种高可靠性交通出行车辆诱导控制系统，相较于其他同步控制系统，本系统具有以下优点：

1)实用新型中的核心处理器包括ARM芯片和FPGA芯片，ARM芯片和FPGA芯片协同工作，分工明确，每个时钟周期能够处理更多的任务，超越了ARM处理器的运算能力；

2)实用新型的系统中设置有双RAM处理模块配合核心处理器实现LED交通诱导屏控制，包含多级控制芯片，实现多级分工控制，可避免单个芯片运行模式导致的负荷高的情况，降低芯片因高温导致数据位反转和硬件信号错误等现象的产生，故障率低，稳定性高；

3)实用新型的系统采用FPGA芯片进行解码，降低ARM核的任务负荷，有效提高ARM核的稳定性；相对于其他采用工业控制机的系统，成本大幅度降低，且减少了故障节点。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本实用新型的主控卡硬件结构图；

图2为本实用新型的网络传输模块和接收卡硬件结构图。

本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

以下结合附图和具体实施例，对本实用新型进行详细说明。

本实用新型提供一种高可靠性交通出行车辆诱导控制系统，适于驱动控制LED显示屏显示交通诱导信息，包括主控卡、网络传输模块以及接收卡，网络传输模块分别与主控卡和接收卡通过网络或电性连接连接；主控卡包括：核心处理器100、视频解码模块110、双RAM处理模块120、储存模块130以及FPGA协处理模块140；核心处理器100分别与视频解码模块110、双RAM处理模块120、储存模块130电性连接；FPGA协处理模块140与双RAM处理模块130电性连接；主控卡能够接收并响应来自上位机的信号，该信号经主控卡处理后产生的图像信息通过网络传输模块被接收卡接收，并驱动LED显示屏显示画面。

在本实施例中，核心处理器100可以是ZYNQ-7000处理器，包括ARM芯片和FPGA芯片；处理器中ARM芯片负责系统的工作运营，包括网络配置、参数保存、系统状态显示、日志记录、USB接口驱动以及WEB页面登录等，FPGA芯片负责JPEG解码以及H.264解码；核心处理器100能够接收并响应来自上位机的信号，且将初步处理产生的图像信息存储在储存模块130中，储存模块包括内存卡1301、闪存1302和SD卡1303的一种或多种；内存卡1301可以是DDR3内存，且内存卡1301的一端与核心处理器电性连接；闪存1302可以是Nand Flash芯片；储存模块能够存储核心处理器初步处理的图像信息，也可以提供预存的图像信息或程序代码。

在本实施例中，核心处理器100电连接有双RAM处理模块120，双RAM处理模块120包括两数据选择器和两RAM芯片，两数据选择器分别为第一数据选择器1201和第二数据选择器1202，两RAM芯片分别为第一RAM芯片1203和第二RAM芯片1204；第一数据选择器1201的输入端连接核心处理器100的输出端，第一数据选择器1201的输出端分别电连接第一RAM芯片1203和第二RAM芯片1204的输入端，第一RAM芯片1203和第二RAM芯片1204的输出端分别连接第二数据选择器1202的输入端，第二数据连接器1202的输出端连接FPGA协处理模块140；双RAM处理模块120随系统上电同步初始化启动，第一数据选择器1201接收图像数据并对数据的格式进行判断，会产生两种结果：当数据格式不正确时，不进行数据处理且剔除；当数据格式正确时传输给第一RAM芯片1203和第二RAM芯片1204进行数据处理，经第一RAM芯片1203和第二RAM芯片1204处理的数据传输给第二数据选择器1202再次作格式判断，只保留正确格式的数据；通过数据的选择，剔除不符合条件的图像，实现RAM乒乓操作，提升了主控卡的工作效率。

在本实施例中，核心处理器100通过连接双RAM处理模块120与FPGA协处理模块140建立连接关系，该FPGA协处理模块140可以是ATREA Cyclonc-IV芯片，并且还连接DDR3内存1301的一端；FPGA协处理模块140负责DDR3内存1301的图像数据处理，实现灰度、伽马矫正以及驱动信号的产生等。

在本实施例中，主控卡设有网络单元150，该网络单元150包括网络芯片1501以及网络接口1502；网络芯片1501可以是PHY芯片和千兆PHY芯片，网络接口1502可以是RJ45型接口；网络芯片1501的输出端连接核心处理器100，网络芯片1501的输入端连接网络接口1502的输出端；该网络单元150能够传输上位机的信号，触发核心处理器的工作。

在本实施例中，核心处理器100还连接视频解码模块110，该视频解码模块包括若干视频解码器1101；视频解码器1101的输入端连接有视频源，视频源包括VGA视频源1102以及DVI视频源1103。

在本实施例中，主控卡还设有音频解码模块170，音频解码模块包括若干音频DA解码器1701，音频DA解码器1701连接核心处理器100，音频DA解码器1701的输出端连接立体声输出模块1702。

在本实施例中，接收卡包括中枢芯片210、内存卡220以及若干LED显示屏接口230；中枢芯片210连接网络传输模块的输出端，内存卡220的一端电性连接中枢芯片210，LED显示屏接口230的输入端连接中枢芯片210；中枢芯片210可以是ATREA Cyclonc-IV芯片，内存卡220可以是DDR3内存，LED显示屏接口230可以是74HC245型接口；中枢芯片210接收到主控卡输出的信息并作数据处理，且能将处理后的信息存储于内存卡220等待驱动程序取用或直接通过LED显示屏接口230驱动输出画面。

在本实施例中，在主控卡与接收卡之间设有一网络传输模块，网络传输模块包括网络芯片310和网络接口320；网络接口320的输入端连接FPGA协处理模块140，网络接口320的输出端连接网络芯片310的输入端，网络芯片310的输出端连接接收卡的输入端；该网络传输模块将主控卡输出的信息传输给接收卡。

本实用新型工作原理：系统上电启动后，核心处理器通过网络单元接收来自上位机的信号并调用各个模块开始工作，视频解码模块将图像信息初步解码后传输给核心处理器，核心处理器中FPGA芯片对解码后的图像信息进行JPEG解码或H.264解码的一种或两种解码处理，音频解码模块对音频部分进行解码，并传输给立体声输出模块随LED显示屏显示画面同步输出音频；二次解码过的图像信息可以存储于储存模块中等待FPGA协处理模块取用处理，也可以通过双RAM处理模块的第一数据选择器进行筛选，格式正确的数据传输给第一RAM芯片和第二RAM芯片进行数据处理，经第一RAM芯片和第二RAM芯片处理的数据传输给第二数据选择器再次筛选，格式正确的数据通过第二数据选择器的输出端传输给FPGA协处理模块处理，实现灰度、伽马矫正以及产生驱动信号；FPGA协处理模块与网络传输模块连接，并通过网络接口的输入端把数据传输给网络传输模块；网络传输模块的网络芯片输出端与接收卡的输入端连接，并通过接收卡的输入端把数据传输给接收卡，接收卡将信息存储于内存卡等待驱动程序取用或直接通过LED显示屏接口驱动输出画面，从而实现了同步控制系统驱动LED显示屏显示画面的功能。

综上所述，本实用新型相较于现有技术来说，系统设置有多个负责不同任务的芯片，可避免单个芯片运行模式导致的负荷高，降低芯片因高温导致数据位反转和硬件信号错误等现象的产生，并且采用ARM芯片和FPGA芯片协同工作以及FPGA芯片解码，每个时钟周期能够处理更多的任务，具有运算能力高、故障率低以及稳定性高等优点，是一种高可靠性交通出行车辆诱导控制系统。

以上仅为本实用新型的较佳实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。