专利名称：差分电压式存储总线的制作方法
技术领域：
本发明涉及一种存储总线，精确地讲，是有关一种具有自定时收发器的差分总线。
(2)背景技术现代电子设备往往使用存储器来储存指令和数据，有了这些指令、数据，才能使得电子设备准确实现其功能。比如，在无线通信范畴内，用来实现无线通信架构的集成电路需要有存储器来储存系统参数、配置信息和各种各样的其它信息。其中一种常用的公共存储器是可编程只读存储器(PROM)。PROM存储器往往是用来存储启动电子设备及其配置信息的原始代码。另外一种常用的存储器是静态随机接入存储器(SRAM)，它是提供了快速数据存储、重现功能，通常在电子器件运行过程中使用。
存储器可以是独立的一块集成电路，也可以在其它应用中集成到一块较复杂的集成电路中去。比如，在现代单片系统(SOC)中，这些集成电路的种类里包括处理器、内存和其它功能器件种类。在任何一种形式下，存储器和其它功能器件间的数据通信都必须通过一个或多个存储总线。在许多应用中，比如便携式电子设备，低功耗是一个我们期望的属性。在大规模构造的存储器里，存储总线的功耗可能超过总功耗的30％。
(3)发明内容因此，本发明的目的是提供一种具有低功耗的集成电路的存储总线。
为实现上述目的，根据本发明一方面提供一种用于在电路和存储器之间的存储总线，包括下述部分一第一自定时传输器，它与所述的存储器相连，能根据输入信号1生成一个差分输出信号1；一第二自定时接收器，它与所述的电路相连，适用于接收上述的差分输出信号1，能根据上述的差分输出信号1生成一个接收信号1；一第二自定时传输器，它与上述的电路相连，适用于从上述电路接收输入信号2。能根据上述输入信号2生成一个差分输出信号2；一第一自定时接收器，它与上述的存储器相连，适用于接收差分输出信号2。能根据上述差分输出信号2生成一个接收信号2给上述的存储器。
根据本发明另一方面提供一种在一单独的集成电路中存储器和电路之间的通信方法，包含把从存储器来的输入信号1，根据它的逻辑，转换成一个差分输出信号1，输入信号1是满幅度变化的信号；把上述的差分输出信号1用一个信号线对1送到上述的电路；把上述的差分输出信号1转变为一个接收信号1，接收信号1是满幅度变化信号。
根据本发明又一方面提供一种单独的集成电路，包括一个存储器；一个电路和用于连接上述存储器和电路实现通信的存储总线；一个第一自定时传输器，连接上述的存储器，用于接收从存储器来的输入信号1，并根据输入信号1来输出一个差分输出信号1；一个第二自定时接收器，连接上述的电路，用于接收差分输出信号1，并根据上述的差分输出信号1来输出一个接收信号1到上述的电路中去；一个第二自定时传输器，连接上述的电路，用于接收从电路来的输入信号2，并根据输入信号2来输出一个差分输出信号2；一个第一自定时接收器，连接上述的存储器，用于接收差分输出信号2，并根据上述的差分输出信号2来输出一个接收信号2到上述的存储器中去。
(4)
图1所示的是根据本发明所构造出来的存储总线的原理图。
图2所示的是一块使用本发明存储总线的集成电路原理图。
图3所示的是图1中给出的自定时接收器原理图。
图4所示的是图1中给出的自定时传输器原理图。
(5)具体实施方式
在下面的描述中，我们将给出大量的专业细节以便于对本发明实例有一个全面理解，然而，一个业内熟练的人士可以发现缺少某个或多个这样的专业细节，或者用其它的方法、器件等，本发明仍然可以实现；另一方面，一些众所熟知的结构或操作没有在本发明里全面给出解释，以免对本发明主体起到喧宾夺主的不利影响。
通篇里，″一个实例″或″某个实例″意思是指具有某种特征，结构或性能的应用实例，这个实例中包含至少一个本发明所描述的结构。因此，全文多处出现的″在一个实例中″或″在某个实例中″语句并不一定指同一个实例。更进一步来讲，这些特征，结构或性能可以在某个或多个实例中以任何适当的方式相结合。
在数据写入和读出存储器时，传统的存储总线设计是利用一个满幅度信号。因此，比如在先进的0.18微米和0.13微米工艺的CMOS处理过程中，数字1对应的电压是1.8伏(或在0.13微米情形下为1.3伏)，为数字0对应的电压为0伏。由于电压在一个1或0之间摆动时，从存储器读出的电压就为1.8伏或1.3伏，这就由于总线的电容效应而导致了大的电流损耗，在大规模存储器里更是如此。正如下文将要详细讨论的那样，跟以前已有的技术文献相比较，本发明的存储总线是通过分别带有自定时传输器和接收器的差分总线来实现的。
本发明的存储总线101如图1所示。存储总线101包括一个终端103和一个终端105。终端103通常是集成在某一个集成电路内的存储器，例如SRAM、DRAM或类似的器件。比方说，终端105可以是一个微处理器、一个数字信号处理器或任何集成在一块集成电路里的其它电路。
终端103包括一个自定时传输器1107a和一个自定时接收器1109a。终端105包括一个自定时传输器2107b和一个自定时接收器2109b。通过总线111a，自定时传输器1107a连接到自定时接收器2109b上；通过总线111b，自定时传输器2107b连接到自定时接收器1109a上。
自定时传输器107a将数据从终端103侧发送到终端105的接收器109b上；类似地，自定时传输器107b将数据从终端105侧发送到终端103的接收器109a上。
图1表示的是总线为单比特总线的最简单的总线情形。然而，在绝大多数情形下，总线都是多比特总线情形，比如16-比特总线或更高比特的总线。因此，正如专业文献的惯用技巧，图1所示的电路可以随着存储总线的比特数而重复。
在运行过程中，自定时传输器107a和107b把代表数字比特1或数字比特0的电压(输入信号)输入到一个线路上。在大多数实现实例里，数字比特1表示一个高电压(Vdd)，数字比特0表示一个低电压。然而，反之亦然，即数字比特1表示为一个低电压，数字比特0表示为一个高电压。
下面将要更详细的描述，自定时传输器107a和107b可以以差分形式将满幅度信号发送到单根传送线路上，自定时传输器107a和107b的输出信号是通过两根输出信号线路来传送的，每一根线路载有一个电压信号。数据信号1是通过第一根输出电线上载有高电压(比如1.8伏或Vdd)，而第二根输出电线载有通常是非0的低电压来表示的。虽然低电压跟特定的设计参数有关的，但是在某些实例里它通常是在1.5-1.6伏的量级上。两根输出信号线的电压差要越小越好，同时这个电压差又要足够大以至于接收电路可以差分出来。
某些例子里的电压只是给出一个合适电压的实例，更广泛的意义上，可以采用电压Vdd和Vss来表示一个集成电路的高、低电压。电压Vdd和Vss具体值依赖于集成电路制造的具体工艺。
而且，在差分总线形式下，所用的精确电压是可变的，并且不再局限于Vdd。因此，作为一个例子，如果Vdd＝1.8伏，那么在两根输出信号线上的低电压和高电压就可以分别为1.0伏和1.3伏。然而，在许多实现过程中，为了方便和Vdd易于获得的事实，Vdd就用作两根输出信号线上的一个传送信号电压值。
图2说明了本发明的存储总线101是如何在一个集成电路201上实现的。本发明存储总线101主要受限于单个集成电路(也称作单个电路小片)内的数据通信。因此集成电路201包括几个集成在单个电路小片上的离散电子器件。在图2所示的例子里，该集成电路包括一个SRAM203，一个CPU205和一个数字信号处理器207。该集成电路上可以也可以不集成其它元器件，图2所示的例子只是为了说明的目的。
为了让CPU205和数字信号处理器207与SRAM203之间的通讯，需要在这些器件间耦合上一个存储总线。存储总线类似于图1所示，它包括传输器107a和107b以及接收器109a和109b。
从功耗角度来说，图1所示的存储总线101是有利的，总线功耗正比于总线电容(Cbus)、操作频率(f)和电压振幅的平方这三者的乘积。
对传统的总线，当数字比特信号1切换到数字比特信号0时，满幅度信号的电压振幅典型为Vdd，反之亦然。因此消耗的功率为P＝Cbus*f*Vdd2由于本发明的总线上使用电压摆动的差分，因此本发明的总线上的功耗要小的多，由下式所示P＝Cbus*f*ΔV*Vdd这里ΔV是差分总线上的电压摆动。上面例子里，Vdd等于1.8伏，低电压为1.5或1.6伏，那么ΔV就等于0.3或0.2伏。因此本发明的好处就是有大的功耗节约，同使用满幅度信号的传统总线的功耗相比，该功耗节约相当于ΔV/Vdd。
换句话说，本发明的电路使用差分传感模式。除非在数据写入模式下，否则总线维持在高电压Vdd上。差分总线上小的信号摆动导致了较低的电流消耗。在读/写模式下，总线信号分割成一个小的差分电压上。接收器通过一个差分放大器来检测总线上的信号。
接下来让我们来转向图3和图4，接下来描述自定时传输器107a、107b和自定时接收器109a、109b的电路。首先来看图4，它表示的是自定时传输器107a和107b，传输器107包括3个主要的部分一个缓存器401、反相器1(403)和反相器2(405)。传输器107从Datain线路上接收数字数据并且在Busn和Busp线上以差分信号形式输出数字数据。此外，一个自定时信号用来对传输器提供时钟。
在Datain上的信号要么是逻辑1，要么是逻辑0，对应于Vhi或Vlo。如果Datain线上信号为Vhi，那么反相器1(403)输出低的差分电压Vss；如果Datain线上信号为Vlo，那么反相器1(403)输出高的差分电压Vdd。在某一实例里，Vdd为1.8伏，Vss可以是地电压，也可以是地电压与Vdd中间的某个电压值。Vss表示差分总线的低电压门限，但是我们应该注意，在信号线上，电压Vss很难得达到，这是由于总线传输时间总是比总线电压降到Vss所花的时间要来得短。
更进一步讲，如果Datain线上加载电压Vhi，那么缓存器401就输出一个高的差分电压Vdd，缓存器401起到放大(和稳定化)信号的作用；然而，如果Datain线上加载电压Vlo，那么缓存器401就输出一个低的差分电压Vss。
反相器1(403)和缓存器401的输出提供给开关407和409，开关407和409通过反相器2(405)受控于自定时器信号。反相器2(405)充当对信号的放大(和稳定化)。当系统提供适当的自定时器信号时，差分信号就分别输出到Busn和Busp上，通常Busn和Busp上的信号电压是彼此反相的。
再来看看图3，该图给出自定时接收器109a和109b的原理图。载在Busn和Busp上的信号作为输入信号输送给接收器109。Busn和Busp上的信号通过开关301和303来实现切换，这个过程受控于自定时器信号，而自定时器信号将为接收器109的运行过程提供一个时钟。Busn和Busp上的信号对称地输送给反相器305和307，从反相器305的输出节点获得满幅度数字信号输出。此外，由于电路的对称特性，从反相器307的输出节点可以得到信号的″栅″输出(也就是输出信号的反相)。
综上所述，我们给出了一个详细的关于本发明实施方法的描述。但是，从本发明的思想和范围出发，可以有各种各样的变化形式。因此，本发明并不仅限于下面的具体实施之中。
因此，在前面对本发明实例的详细描述中，我们没有刻意追求面面俱到；也不将本发明局限到某个精确的形式上。因此，上面对本发明的应用详细的论述并不是有意复杂化，也不是将本发明局限到某个精确的形式上。上面叙述的本发明的实现形式和实例只是为了举例说明起见，如本领域内的专家们公认的那样，在该发明的框架下可能存在各种等效的修正。根据本发明的详细描述可以作这样或那样的改动。
权利要求
1.一种用于在电路和存储器之间的存储总线，包括下述部分自定时传输器(1)，它与所述的存储器相连，能根据输入信号1生成一个差分输出信号1；自定时接收器(2)，它与所述的电路相连，适用于接收上述的差分输出信号1，能根据上述的差分输出信号1生成一个接收信号1；自定时传输器(2)，它与上述的电路相连，适用于从上述电路接收输入信号2。能根据上述输入信号2生成一个差分输出信号2；自定时接收器(1)，它与上述的存储器相连，适用于接收差分输出信号2。能根据上述差分输出信号2生成一个接收信号2给上述的存储器。
2.如权利要求1所述的存储器总线，其特征在于，所述的存储器和电路同在一片集成电路中。
3.如权利要求1所述的存储总线，其特征在于，所述的输入信号1代表数字′1′或′0′。
4.如权利要求1所述的存储器总线，其特征在于，接收信号1和输入信号1相同。
5.如权利要求1所述的存储器总线，其特征在于，接收信号2和输入信号2相同。
6.如权利要求1所述的存储器总线，其特征在于，还包括一个第一信号线对，连接上述的自定时传输器(1)和自定时接收器(2)，用于传送差分输出信号1；一个第二信号线对，连接上述的自定时传输器(2)和自定时接收器(1)，用于传送差分输出信号2。
7.如权利要求1所述的存储总线，其特征在于，输入信号1和输入信号2都是满幅度变化信号。
8.一种在一单独的集成电路中存储器和电路之间的通信方法，包含把从存储器来的输入信号1，根据它的逻辑，转换成一个差分输出信号1，输入信号1是满幅度变化的信号；把上述的差分输出信号1用一个信号线对1送到上述的电路；把上述的差分输出信号1转变为一个接收信号1，接收信号1是满幅度变化信号。
9.如权利要求8所述的方法，其特征在于，还包括把从上述电路来的输入信号2根据其逻辑转换成一个差分输出信号2，上述输入信号2是个满幅度变化信号；把上述差分输出信号2用一个信号线对2送到上述的存储器中；把上述差分输出信号2转变为一个接收信号2，上述的接收信号2是满幅度变化信号。
10.如权利要求9所述的方法，其特征在于，把上述差分输出信号2转变为一个接收信号2，上述的接收信号2是满幅度变化信号。
11.如权利要求8所述的方法，其特征在于，所述的输入信号1和接收信号1是相同的。
12.一种单独的集成电路，包括一个存储器；一个电路和用于连接上述存储器和电路实现通信的存储总线；一个自定时传输器(1)，连接上述的存储器，用于接收从存储器来的输入信号1，并根据输入信号1来输出一个差分输出信号1；一个自定时接收器(2)，连接上述的电路，用于接收差分输出信号1，并根据上述的差分输出信号1来输出一个接收信号1到上述的电路中去；一个自定时传输器(2)，连接上述的电路，用于接收从电路来的输入信号2，并根据输入信号2来输出一个差分输出信号2；一个自定时接收器(1)，连接上述的存储器，用于接收差分输出信号2，并根据上述的差分输出信号2来输出一个接收信号2到上述的存储器中去。
13.如权利要求12所述的集成电路，其特征在于，所述的输入信号1代表了数字′1′或′0′。
14.如权利要求12所述的集成电路，其特征在于，所述的接收信号1和输入信号1相同。
15.如权利要求12所述的集成电路，其特征在于，所述的接收信号2和输入信号2相同。
16.如权利要求12所述的集成电路，其特征在于，还包括一个第一信号线对，连接在上述的自定时传输器1和自定时接收器2之间，用于传送上述的差分输出信号1；一个第二信号线对，连接在上述的自定时传输器2和自定时接收器1之间，用于传送上述的差分输出信号2。
17.如权利要求12所述的集成电路，其特征在于，所述的输入信号1和输入信号2都是满幅度变化的信号。
全文摘要
本发明阐述了一种在集成电路中存储器和电路之间的通信方法。包括把一个从存储器来的输入信号1根据其逻辑转换成一个差分输出信号1，输入信号1是一个满幅度变化的信号；再用一个信号线对1来传送差分输出信号1；最后，在电路端，差分输出信号1被转变成一个接收信号1，接收信号1是一个满幅度变化的信号。
文档编号G11C7/10GK1474288SQ0312384
公开日2004年2月11日 申请日期2003年5月14日 优先权日2002年5月14日
发明者范仁永 申请人:展讯通信(上海)有限公司