一种内建式存储器自动耐力测试板的制作方法

专利名称:一种内建式存储器自动耐力测试板的制作方法
【专利摘要】本实用新型涉及一种内建式存储器自动耐力测试板，所述测试板配置电源单元、控制单元、测试单元和固定单元，电源单元连接控制单元和测试单元，控制单元和测试单元相互连接；其中，电源单元，用于提供电源；控制单元包含复位模块、拨码模块、插针模块和时钟模块；复位模块，用于给测试板的被测芯片发出复位信号；拨码模块，用于设置测试板的测试电压；插针模块，用于为测试板提供电源；时钟模块，用于给被测芯片提供时钟信号；该测试板无需使用自动测试仪或者电脑/读卡器就能对芯片存储器完成耐力循环考核测试，具有节约成本和高效的特点。
【专利说明】
一种内建式存储器自动耐力测试板
技术领域
[0001]本发明涉及集成电路存储器测试、存储器可靠性考核领域，特别是内建式集成电路存储器自动耐力测试板。【背景技术】
[0002]随着集成电路集成度的不断增加、集成电路应用领域的不断扩展、集成电路功能的更加多样化，集成电路芯片的可靠性测试越来越受到重视，集成电路设计公司在可靠性考核测试上的技术更新与成本也越来越受到重视;集成电路耐力考核是考核存储器可实现的总擦写次数，是集成电路存储器可靠性考核的最重要指标之一，所以存储器的耐力考核测试是所有独立存储器颗粒产品、S0C产品的必须考核项目及例检项目。
[0003]现有技术中，集成电路耐力可靠性考核测试较多采用几种方式:圆片级耐力可靠性测试采用了探针卡扎针使用自动测试仪，通过测试接口循环擦写存储器的方式进行耐力测试，成品的存储器颗粒和S0C产品基本都是通过电脑、读卡器等设备进行循环擦写存储器的方式进行存储器的耐力可靠性考核测试或者例检考核测试，这种方式需要自动测试仪或者电脑/读卡器发送擦写指令到存储器颗粒的控制端或者S0C的CPU端，然后控制端或者CPU 再对存储器区域进行循环的擦写，从流程中可以看到，指令发送、接收过程会耗费大部分的测试时间，使得耐力测试的效率下降。【实用新型内容】
[0004]针对上述现有技术中存在的不足，本发明的目的是提供一种内建式集成电路芯片自动耐力测试板，它无需使用自动测试仪或者电脑/读卡器就能对芯片存储器完成耐力循环考核测试，具有节约成本和高效的特点。
[0005]为了达到上述发明目的，本发明的技术方案以如下方式实现:
[0006]—种内建式存储器自动耐力测试板，所述测试板配置电源单元、控制单元、测试单元和固定单元，电源单元连接控制单元和测试单元，控制单元和测试单元相互连接;其中， 电源单元，用于提供电源;控制单元包含复位模块、控制用拨码模块、通信用插针模块和时钟模块;复位模块，用于给所述测试板的被测芯片发出复位信号;控制用拨码模块，用于设置所述测试板的测试电压;通信用插针模块，用于为所述测试板提供电源;时钟模块，用于给被测芯片提供时钟信号。
[0007]优选地，测试单元包括测试指示灯和测试接口；其中，测试指示灯，用于指示耐力测试的状态;测试接口用于与被测芯片进行连接。
[0008]优选地，固定单元，用于固定连接测试板。
[0009]本实用新型由于采用了上述结构，比现有技术的优点在于，使用芯片内部的CPU和待测存储器实现芯片的内部空闲存储器的耐力测试，无需使用外部的自动测试仪，节约了成本;使用芯片内部耐力测试程序自动完成校验，省去了大量的外部通信时间并且可以做到实时校验。
[0010]下面结合附图和【具体实施方式】对本实用新型作进一步说明。【附图说明】

[0011]图1为本实用新型自动耐力测试板的电路示意图。
[0012]图2为本实用新型的自动耐力测试板的正面示意图。【具体实施方式】
[0013]参看图1，本实用新型自动耐力测试板的电路示意图，包括电源单元10、复位模块 21、拨码模块22、插针模块23、时钟模块24、测试指示灯31和测试接口 32。启动自动耐力测试板时，首先下载自动耐力测试程序到待测芯片的存储器模块中，将多个待测芯片连接到测试接口 32上，电源单元10连接直流电源，插针模块23连接测试板，配置拨码模块22选择测试所用电压，然后，开启直流电源，打开拨码模块22的电源开关给测试板上电，同时通过插针模块23给测试板上电，紧接着，复位模块21发出复位信号给各个待测芯片，同时，时钟模块 24发送时钟信号给各待测芯片，待测芯片接收到复位信号和时钟信号，芯片复位，按照自动耐力测试程序设定等待某一设定的时间，待测芯片自动进入耐力流程，自动进行耐力结果校验并记录到存储器模块，自动记录耐力测试循环次数，自动输出耐力测试状态到测试指示灯31。[〇〇14]参看图2,本实用新型自动耐力测试板的正面示意图，自动耐力测试板配置电源单元10、控制单元20、测试单元30和固定单元40;其中，电源单元10用于提供电源;控制单元20 包括复位模块21、拨码模块22、插针模块23和时钟模块24;测试单元30包括测试指示灯31和测试接口 32;测试单元30可以多个进行叠加，彼此之间通过插针进行电源信号传递，其中， 测试指示灯31用来指示耐力测试的状态;测试接口 32用来与被测芯片进行连接，根据被测芯片的形态不同，可以焊接/连接不同的测试座；复位模块21，用于给该测试板的被测芯片发出复位信号;拨码模块22,用于设置该测试板的测试电压;插针模块23,用于为测试板提供电源，包括正在测试的测试板为其余测试板提供电源或者其余测试板为正在测试的测试板提供电源；时钟模块24,用于给被测芯片提供时钟信号；固定单元40，用于固定连接测试板。启动自动耐力测试板时，根据测试指示灯31的闪烁情况，判断芯片耐力全部通过或者其他问题，也可以将所有芯片取下读取存储器模块中的耐力测试结果，并根据耐力测试结果， 判断芯片的耐力筛选测试或者可靠性耐力测试通过或者失败。
[0015]上述仅为本实用新型的具体实施例，本领域普通技术人员在不脱离本实用新型技术思路的基础上能有许多变形和变化，这些显而易见形成的技术方案也包含在本实用新型保护的技术范围内。
【主权项】
1.一种内建式存储器自动耐力测试板，其特征在于，所述测试板配置电源单元(10)、控制单元(20)、测试单元(30)和固定单元(40)，电源单 元(10)连接控制单元(20)和测试单元(30)，控制单元(20)和测试单元(30)相互连接；电源单元(10)，用于提供电源；控制单元(20)，包含复位模块(21)、拨码模块(22)、插针模块(23)和时钟模块(24);复 位模块(21)，用于给所述测试板的被测芯片发出复位信号;拨码模块(22)，用于设置所述测 试板的测试电压;插针模块(23)，用于为所述测试板提供电源;时钟模块(24)，用于给被测 芯片提供时钟信号。2.如权利要求1所述的内建式存储器自动耐力测试板，其特征在于，测试单元(30)包括 测试指示灯(31)和测试接口(32);测试指示灯(31)，用于指示耐力测试的状态；测试接口 (32)用于与被测芯片进行连接。3.如权利要求1所述的内建式存储器自动耐力测试板，其特征在于，固定单元(40)，用 于固定连接测试板。
【文档编号】G11C29/12GK205722803SQ201620391638
【公开日】2016年11月23日
【申请日】2016年4月29日
【发明人】肖金磊, 欧阳睿, 刘静, 解辰
【申请人】北京同方微电子有限公司