专利名称：功率定序电路的制作方法
技术领域：
本发明涉及用于管理和控制电源的功率管理设备(power management device)等。具体地说，本发明涉及功率管理集成电路或包括 功率管理功能的集成电路，如具有多个可被控制以按照受控顺序接通的功 率输出的电路。
背景技术：
功率管理设备被设计成提供多个电源以便为设备的不同部分供电，其 中这些不同部分可能需要多个独立的具有不同电压的电源干线，并且可能 需要在不同时间或者按照预定顺序来使能。例如，设备可能想要切换到待 M式，其中只需要一个电源来监控基本功能而关闭其它电源以节省功 率。这在由电池供电的设备中可能是重要的。
此外，当设备最初被加电时，在不同的时间接通独立的电源经常是重 要的。例如，通常期望微处理器在一个或多个由其输出控制或馈给的放大 器接通之前启动。这避免了不可预测的来自微处理器的输出导致诸如可听 到的"砰砰声"或"喀峻声"的不期望噪声出现在任何已经使能的放大器的 输出上。通it^使任何放大器通电之前首先适当启动微处理器，每个放大 器的输入应当是稳定的并且将^不期望的噪声。
功率IC以提供不同程度的输出电压控制的多个不同配置来提供。一 般而言，存在多种控制输出电压和启动行为的方式，包括
i) 固定的，未提供制造后调整
ii) 可调整一次，例如采用非易失性存储器或熔丝
iii) 可调整多次，例如采用嵌入式EEPROM
iv) 可通过外部部件编程，例如，电阻器、电容器
v) 可通过逻辑控制信号编程，例如，管脚可编程或外部EPROM
vi) 可通过模拟控制信号编程，例如外部电压参考
一般来说，灵活性越大，制造该设备和/或实施该设备的成本就越高。 因此期望提供一种可提供对设备内的功率调节器的可控定序以及对输出 电压的控制的设备。通常采用外部参考电阻器来提供在选择调节器的输出
电压方面的灵活性，即4^i在高度集成的功率管理集成电路(PMIC)中 也是如此。这主要是由于表面安装(surface mount)电阻器小、精确、 稳定和l氏成本。
图1示出具有外部顺序控制的典型多调节器PMIC的外部连接。图2 更详细地示出这种设备的内部结构。该图示出3个调节器，每个调节器具 有用于接收参考输入电压的输入VR1、 VR2、 VR3，其用于设置输出电压 Vol、 Vo2、 Vo3。这些参考电压通过简单的电阻分压器网络来从源参考电 压Vref荻得，其中电阻分压器网络的值或比率可被选择以便为每个调节 器提供期望的参考输入电压。源参考电压可从芯片上或外部电路处获得。 用于每个调节器的输入功率典型地是从未经调节或预先调节的电源Vdd 供应的，该电源Vdd还可以向调节器的内部电路和集成在该电路中的其 它电i^电。
每个调节器还具有使能输入(EN1， EN2， EN3),以接通或关断相 应的调节器。这允许调节器按照期望的顺序从外部开关。
图3示出图2的结构的变体。在该布置中，每个调节器的输出馈入电 阻网络，使得通it^目应反馈电压输入FBl、 FB2或FB3反馈到相应误差 放大器31的输入的电压低于相应的输出电压但与其成比例。这允许该输 出电压高于相应的输入参考VR1等，并可能高于源参考电压(Vref)。这 些参考电压输入中的一个或多个可以直接绑系于VreF或任何适当的参考 电压。
因此，图1至图3的PMIC可被布置为提供来自每个调节器的不同 选定电压，并且可被控制为按照预定的顺序接通。但是，这些电路需要额 外的外部电路来向使能输入提供定序信号，以适当地控制调节器。这些额 外电路向最终应用增加了系统复杂度和成本。还存在这样的问题，即如何 在被控并被调节的电源变得可用之前、在初始加电期间获得并控制该外部 电路的功率供应。
发明内容
因此，期望提供一种自含式设备，如集成电路，其包含控制调节器启
动顺序所需要的大部分电路，同时仍然提供对输出电压和定序的灵活选 择，最多只有少量便宜的外部部件。
因此，根据本发明提供了一种功率管理设备，包括多个功率调节器， 每个调节器包括调节器输入和调节器输出，其中每个功率调节器根据相应 的调节器输入上的电压来控制；定序器，用于提供多个定序器输出；多个 设备输出，每一个输出与相应的功率调节器输出耦合；以及多个设备输入， 每个输入与相应的功率调节器输入耦合，其中在使用时，每个定序器输出 可与一个或多个电压网络的节点耦合，其中每个电压网络具有输入电压节 点和输出电压节点，以更改所述一个或多个外部电压网络的输出电压节点 上的电压，并且每个设备输入可与所述一个或多个外部电压网络中的相应 一个的输出电压节点耦合。
所述电压网络可以在该设备外部，或者可以是该设备的一部分。该电 压网络可以通过开关或以其它方式来调节或编程(例如，在该设备是集成 电路设备的情况下，可激光微调)。
调节器输入可以是用于限定期望输出电压的模拟电压输入。可替换 地，该输入可以是与调节器输出耦合的反馈电压，用于控制输出电压跟随 第二调节器输入电压。
在本发明的一方面，电压网络优选地连接在高电压源和定序器输出之 间。这允许电压网络的输出电压节点上的电压在M器输出未被使能时向 高电压源电平浮置。当通过将电压网络的一端与适当的电压电源连接而使 能定序器输出时，电压网络在正常分压器模式下操作。这些电压网络优选 地形成为简单的电阻分压器，不过它们可以通过多种方式来形成，如与齐 纳二极管、LED或电压调节器串联的电阻器。该电阻器网络可以包括可 编程或可开关的电阻器，以允许改变大小并由此改变该网络输出的电压。
每个调节器的使能控制可以通过隐式或显式比较器功能来提供，该比 较器功能按照需要监控参考输入和源参考电压。比较器检测参考输入上的 电压何时接近于或等于源参考电压，并且其输出将禁止该调节器。比较器 输出可以被锁存。
在本发明的一个优选方面，定序器选择性地将定序器输出与低电压源 耦合，从而将相应的一个或多个电压网络与所述低电压源耦合。当相应的 模拟控制输入上的电压处于第一范围之内时，相应的功率调节器被禁止。
定序器输出可以与电压网络的一端耦合。这样，该电压网络操作以对
所施加的电压进行分压，以便在输出上提供中间电压。在这种情况下，调 节器在定序器没有将电压网络与低电压源连接时将被禁止。接着，电压网 络的输出节点升高。因此，第一范围涉及高于在高电压源周围的第一阈值 的电压。由于输出节点上的电压可能稍低于高电压源的电压，因此第一阈 值优选地接近于高电压源，不过它可以稍低，以允许比较器适当检测输入 何时位于表示该调节器被禁止的电平。比较器可以包括偏移以补偿该微小 的差异。
可替换地，^器输出可以与电压网络的输出节点连接。如果^器 被使能，则该输出节点将被下拉到低电压源电平。当^器输出未被使能 时，电压网络的输出节点将处于高和低源电压之间的中间电压。因此，调 节器在M器输出被使能且该输出处于低电压源电平时将被禁止。在这种 情况下，第一预定范围从第二阈值向下延伸。第二阈值优选地处于低电压 源，不过由于与上述类似的原因，它可以稍高于该低电压源。同样，可以 使用合适的比较器输入偏移。
在本发明的第二优选方面，定序器选择性地将定序器输出与高电压源 耦合，从而将相应的一个或多个电压网络与所述高电压源耦合，并且其中 每个功率调节器在相应输入上的电压处于第二预定范围之内时被禁止。
在第一配置中，分压器网络优选地连接在低电压源和定序器输出之 间。这允许电压网络的输出电压节点上的电压在^器输出未被使能时向 下浮置到低电压源。当M器输出被使能从而将分压器网络的顶端与高电 压源连接时，该电压网络在正常分压器模式下操作，以提供施加在电压网 络的每端上的电压的中间电压。
当M器输出未被使能时，输出电压节点下降到低电压源电平。因此 调节器的输入电压处于低电压源，从而该调节器有效地受到控制而不产生 输出并被完全关断。可替换地，可以使用显式比较器来使能该调节器，尤 其是当其逻辑输出也要用于其它目的如系统监控时。因此，第二预定范围 从第三预定阈值向下延伸。第三预定阈值优选地处于低电压源电平或刚好 高于低电压源电平。
在第二方面的可替换配置中，M器输出与电压网络的输出节点连 接。当M器输出被使能时，输出电压节点上升到高电压源电平。因此， 调节器的输入电压处于高电压源电平。当调节器被禁止时，电压网络在正 常分压器模式下操作。可以使用比较器以确定输出节点上的电压是否在第 二预定范围内，第二预定范围因此将从第四预定阈值向上延伸。第四预定
范围优选地处于高电压源电平或刚好低于高电压源电平。
在本发明的第三优选方面，定序器选择性地将定序器输出与高电压源耦合，从而将相应的电压网络与所述高电压源耦合，其中每个功率调节器 在相应输入上的电压处于第三预定范围之内时被禁止。第三预定范围优选地从第五预定阈值参考电压向上延伸。
电压网络优选地连接在调节器的输出和低电压源之间。这导致电压网络的输出电压节点上的电压在M器输出被使能时上升到高电压源电平，
并且在定序器输出未被使能时在正常分压器模式下操作。这样，当定序器希望使能调节器时，控制定序器输出以将高电压源与电压网络的电压参考 节点断连。然后，电压网络对来自调节器的输出电压进行分压以提供用于 控制调节器的反馈电压。
当定序器输出被布置成将高电压源与输出电压节点连接时，调节器的 输入电压因此处于高电压源。该电压用作对调节器的反馈电压，从而如同调节器正在提供太高的输出一样驱动调节器，因此其输出被逐渐关断，直 到其被完全关断为止。
优选地使用电压网络的输出节点来提供用于控制调节器的反馈电压。 优选地将该反馈电压与源参考电压比较。第五预定阈值电压优选地高于该 比较电压。
在很多实施例中，定序器输出可以可选地切换到高阻抗模式，以用作 使能输入，该使能输入用于直接且异步地使能或禁止功率调节器中相关联 的一个。这允许该设备用于更传统的外部使能信号驱动模式，从而对该设 备的使用给予更大的灵活性。
定序器可以被布置为顺序地接通定序器输出，其中每个定序器输出之 间存在延迟。每个定序器输出之间的延迟可以通过从外部提供给该定序器 的定时信号来控制。可替换地，该延迟可以根据外部连接部件如电容器或 电阻器来在内部控制或者确定。
定序器有利地包括用于延迟定序器输出的开关直至先前定序器输出 已被开关并且由其控制的任何调节器完全工作之后的装置。这确保了当一 个调节器被使能时，其完全工作，即与该调节器连接的所有电容已被充电， 并且任何启动浪涌要求已被满足，使得该调节器已达到其正确的操作电 压。
定序器可以根据输入到其的简单串行脉冲串来接通每个调节器。但
是，它还可以采用更复杂的控制器方法来允许采用编码指令来选择性地使 能或禁止调节器。
本发明还展示了一种可以在上述任意方面和配置的配置中操作的高 度灵活的设备。在该布置中，定序器输出可以选择性地与高或低电压源连 接，或者保持在高阻抗状态下。调节器还优选地设有多个比较器以进行下
面比较中的一些或全部输入电压与高电压源电压比较；输入电压与低电 压源电压比较；《Jt电压与高电压源电压比较。
然后，这些比较器的输出可用于根据期望的实施方式来控制调节器的 操作。
上述设备可以通过多种方式来实施，但是优选地在集成电路中实现。 这提供了只用形成电压网络的少数额外部件来操作的单个设备。此外，电 压网络甚至可以形成在该IC之内并根据特定应用来调整。
本发明特别适用于与具有多个优选地按照特定顺序启动的应用的设
备一起使用。这些设备可以包^r如便携式媒体设备、i更携式计算机、电
话等的i更备。为此，本发明可用于向盘驱动器、闪存、应用处理器、音频 编解码器、视频编解码器、无线通信i殳备等供电。
上面引用的配置限定高电源和低电源，但本发明可以在相反极性的电 路中实施，该相反极性的电路基本上是上述电路的"镜像"，其中高和低交 换。
可选地，该设备可以具有多个电压电源输入，特意用于接受不同的电 压，以例如使其它芯片上调节器的输出相等，或者仅仅为了易于芯片上大 功率(fat power)金属的分布。
可以使用任意合适的开关将定序器输出连接到适当的高或低电源电 压。这些开关可以包括NMOS、PMOS(尤其是高端开关)、双极式和JFET。 在该设备被实施为IC的情况下，开关的选择可以基于所选择的IC制造 技术。
本发明还提供了一种控制功率管理设备的方法，该功率管理设备包括 多个与一个或多个具有输入电压节点和输出电压节点的电压网络一起使
用的功率调节器，该方法包括接收定序器控制信号；响应于所述定序器 控制信号，切换多个输出信号中的每个输出信号，每个输出信号用于选择 性地控制所述电压网络中的一个或多个的输出，其中所述输出信号更改所 述被控电压网络的输出电压节点上的电压；以及，控制所述调节器，以根
据从所述电压网络中的相应一个接收的输入参考电压来操作。 被控功率管理设备优选地是集成电路设备。
现在将参照特定示例和以下附图更详细地描述本发明，其中
图1示出基本顺序控制的功率管理IC的例子；
图2更详细地示出图1的IC的结构；
图3示出图2的IC的变更型式；
图4示意性示出根据本发明一方面的设备；
图5a更详细地示出根据本发明一方面的设备；
图5b示出图5a的设备的开关图5c示出图5a的i殳备的^Mt^^呈图6示出根据本发明另一方面的设备；
图7示出根据本发明的另 一设备；
图8更详细地示出图7的布置；
图9示出根据本发明的另 一设备；
图IO示出賴L据本发明的另一布置；
图11示出图5a的i殳备的变更型式；
图12示出图11的i更备的变更的电阻分压器网络布置；
图13示出图11的设备的另一变更的电阻分压器网络布置；
图14示出^1供通用功能的布置；
图15示出本发明实施例的特定实施；以及
图16示出电阻分压器网络的可替换配置。
具体实施例方式
图4和5a示出包括集成电路设备的本发明的实施例。该i殳备包括多 个电源调节器和一 系列受控定序器输出，用于提供预定时间定序输出控制
信号。这些信号允许该设备被配置成提供电源调节器的多个可能启动顺序 中的选定一个。内部M器控制定序输出的开关。这些定序器输出用于驱 动分压器网络的节点并由此又使能相应的调节器。
图4和5a的设备提供定序输出，它们可以与诸如所示简单电阻器网 络的电压参考网^合。这些输出用于更改向该设备提供参考输入VR1、 VR2、 VR3的网络的输出上的电压。这样，该i殳备可用于通过只调节电 阻器网络中的外部部件来提供调节器的受控启动。
图4示出用于提供定序启动的外部连接的表示。在该布置中，IC 50 包括三个调节器和三个定序器输出SQA、 SQB、 SQC。从下面的描述中 可以理解，这些数目无需相同，而是可以独立地变化。如同上述，参考电 压VREF是可获得的，或者从外部供应或在电路50之内获得。
当该{殳^^被通电时，输出SQA、 SQB、 SQC初始是浮置的；与高电 源干线连接；或者通过高阻抗接地。换句话说，流过电阻分压器41A、 41B、 41C的电流为0，或至少低得足以使输出(VR1、 VR2、 VR3)升高到接 近于参考电压VR^。如下所述，这控制调节器保持关断从而不提供输出。 在一段时间之后，定序器使SQA切换状态并接地，即通过低阻抗接地。 这导致与SQA连接的电阻分压器41A、 41B正常操作，并且根据其各自 的电阻器的比率来各自产生参考电压。这两个参考电压作为VR1和VR2 提供。 一旦输入电压VR1和VR2下降到低于电压VreF,则调节器开始正 常操作，以根据这些输入电压产生输出功率。
接着，SQB改变状态并下降，从而拉动电阻器网络41C的一端下降 并因此将电阻器网络41C带入正常操作。类似地，VR3接着从vref变为 对应于其电阻器比率的值，并且调节器开始输出功率。
显然的是，设计者可以选择将哪些电阻器网络与每个输出SQA-SQC连接。这样， 一个或多个调节器可被布置为当每个输出SQA-SQC 改变状态时接通。在某些情况下，例如图4的示例中的SQC， 一个或多 个定序器输出可能过剩，从而可以保持未连接。结果是最开始先使能两个 调节器接着使能第三个调节器。输出SQA - SQC被布置成顺序地切换到 低状态。这允许选择外部连接，以便简单地通过将相应的电阻器网络连接 到期望的顺序输出，按照正确的顺序使能适当的调节器。
该布置允许定序器与调节器一起集成到IC中，同时仍然允许通过选 择外部电阻器和与芯片的连接来控制每个调节器的电压输出和启动顺序。
图5示出根据本发明的设备50的更详细结构。如同图4的示例，设 备50包括三个调节器51、 52、 53以及三个定序输出SQA、 SQB、 SQC。 在这种情况下，调节器52和53与输出SQB耦合，而调节器51与输出 SQA耦合。定序输出从SQA开始被接通，接着是SQB， g^是SQC(在 所示配置中未使用)。定序器使能每个输出的开关57，以将电阻器网络的 底端接地，如上所述。
调节器51在该示例中作为低压降(low-drop-out， LDO )调节器示出， 其包括传输晶体管59、比较器55和反馈或误差放大器54。误差放大器 54控制传输晶体管59的栅极，以控制该调节器的输出等于输入参考电压 VR1。
当该设备初始启动时，定序器输出SQA、 SQB、 SQC4^P为高阻抗， 因此输入VR1、 VR2、 VR3都接近于Vr^。比较器55感测到VR1接近 于V，并且其输出保持低.比较器55的输出将放大器54的使能输入驱 动为低，由此保持放大器54被禁止，这又保持调节器输出被禁止。
电阻器网络的输出通常将接近于Vr^而不是等于它，因为通常有一 些电流流过该网络，因此在电阻器上存在某个小电压降。尽管以一个连接
到vref的输入示出，考虑到VR1不会'^达到Vref而且可能存在外来
噪声，实际上比较器将被设计为具有小的偏移电压并可能具有一定的滞 后。为简单起见，在上面，该轻微偏移将被忽略，并假定VR1上的电压
达到Vref。
一旦定序器56使能用于输出SQA的开关，则SQA以低阻抗接地， 并且VR1上的电压下降到由电阻器的比率确定的其预定参考电压。 一旦 VR1的电压下降到低于Vref，则比较器55感测到VR1和vref之间的差 异。这导致比较器切换为使能放大器54。这又控制传输晶体管59提供来 自调节器输出Vol的输出功率。
接着，当SQB被定序器使能时，输入VR2和VR3都下降到其各自 的值，并且调节器52和53中的比较器使能相应的放大器以接通调节器。
在使用几个类似的调节器的情况下，不需M个调节器都具有专用比 较器55。可以在轮询模式下使用一个比较器。这样，该比较器顺序监控 输入VR1 - 3之一，并向相应比较器的使能线提供输出。
定序器的开关可以通过多种方式来控制。在图5a中，输入时钟 SQCLK允许从外部控制顺序定时。这允许通过外部触发器来控制接通调
节器的准确定时。同样地，该定时可以在内部、例如以每个输出接通之间 的固定延迟来控制。该定时可以通过外部部件控制以调整开关间隔。例如， 外部电容器和/或电阻器可用于确定开关间隔。
因此，用户可以通过选择电阻器网络端接于哪个定序输出并通过定序 器步长的定时来为每个调节器配置准确的定时顺序。
图5b示出图5a的电路的开关IMt的定时示例。图5c示意性示出在 启动调节器时使用的步骤序列(Sl - Sll )。定时信号SQCLK提供一系列 信号脉冲用于控制定序器56的操作。初始地，每个开关57断开，并且定 序器输出是浮置的。因此，所有调节器在VR1、 VR2和VR3上接收高输 入电压，由此导致它们被禁止(Sl)。
当在SQCLK上接收到第一脉冲(S2 )时，M器接通输出SQA( S3 )， 并且SQA接地，使得电阻器网络的底端下降到地电势。接着，VR1的电 压稳定到由电阻器值设定的预定比率(S4 )。当VR1开始下降时，比较器 55使能反馈放大器并且调节器开始正常操作，提供输出电压Vol (S5)。
一些时间过去之后，SQCLK上的第二脉冲(S6)使得定序器接通输 出SQB(S7)。当SQB接地时，VR2和VR3上的电压下降到其额定值(S8)， 并且调节器52和53开始操作(S9 )。
然后，SQCLK上的另一个脉冲(S10)使得定序器接通输出SQC (Sll)。在图5a的布置中，该输出未被连接，从而没有什么影响，但是 它可以用于控制^Mt图5a中示出的其它调节器。
上述描述使用定序器输出的简单顺序激活。该布置提供了 一种简单且 有效的控制调节器的定序的方法。但是，SQCLK信号可以是更复杂的信 号用于对定序器提供更复杂的控制。例如，该信号可用于识别特定的M 器输出，并指示它们是要被导通还是要被关断。对于控制设备的关闭或部 分关闭以及启动，这可能是有用的。
调节器51可以采取在本技术领域内公知的多种其它形式之一。例如， 调节器51可以是降压(buck)、升压(boost)、降压-升压、倒置或其它 结构的开关调节器或线性分流调节器，以针对特定系统要求如效率或输出 噪声来优化设计。其它调节器52、 53中每一个都可以具有与调节器51 类似的结构，或者一些调节器可以具有不同的结构。
所示开关57可以通过多种方式来实施，例如实施为NMOS或PMOS FET、双极晶体管或两端之间的电阻可通过另一端控制的任何结构。
上面将定序器输出描述为初始时浮置或者仅通过高阻抗接地。可替换 地，定序器输出可被驱动到Vref，或者高于或等于vref的某个其它电压 如Vdd。系统操作将是相同的。尽管需要更复杂的定序器输出级，但这可 以避免由于在噪声环境中耦合到浮置输出上的干扰而带来的影响。
图6示出图5a的变更型式。在该示例中，电阻器网络永久接地，其 中该电阻器网络的上部通过定序器输出SQA、 SQB、 SQC与Vref連接。 在该布置中，当该设备启动时，定序器初始时禁止开关61、 62、 63。由 于没有明显的电流流过该电阻器网络，因此提供给输入VR1 、 VR2和VR3 的电压有效接地。输入VR1被直接提供给放大器64。在该布置中，附加 的显式比较器55可被省略，因为放大器64的低输入电压只是关断对调节 器的驱动，由此提供0V输出，换句话说，调节器被关断。否则，^的 控制与图5a中的相同。可替换地，可以使用显式比较器，尤其是当其逻 辑输出也要用于其它目的如系统监控时。同样，该比较器可以被设计为具 有特意的输入偏移电压和滞后。
在图6的实施例中，在定序器输出开关之后，参考输入电压将从0 上升到期望电压。这可以有助于调节器给出平滑的导通，尤其是当参考输 入电压节点上存在去耦电容时。在图5a的电路中，参考输入电压将必须 从vref下降到期望电压，从而调节器设计可以包括用于避免调节器输出 电压的初始过冲的装置。
图5a和6示出的类型的布置防止在调节器被禁止时有电流流入电阻 分压器网络。这在电源在长时间内未被使能的情况下是有利的。例如，一 个调节器电源可能初始时被使能，以例如在充电期间提供基本的监控功 能，但是其它功能可能被禁止，从而调节器被禁止。这样，由被禁止的调 节器导致的功率消耗非常低。
图7和图8示出上述配置的可替换配置。在该布置中，电阻分压器网 络连接在源参考电压vref和地之间。然后，定序器输出SQA、 SQB、 SQC 在使用时随同参考电压输入一起与参考节点耦合或连接。这确保了定序器 输出的开关87不会形成电阻分压器网络的一部分。这样，当调节器正常 操作时，参考输入电压不会受到开关87上的任何电压降的影响。这也意 味着电阻器网络可以连接到公共的"星形"接地点以提供准确的地参考。
二极管88在图7和图8中示出为用于将多个电阻分压器网络与一个 定序器输出连接。这避免了各节点上的电压相互影响。如果^器输出直 接与多个电阻分压器网络连接，则输出节点由此将连接在一起而且将处于
相同的电压，这可能不是期望的。
在使用时，定序器输出SQA、 SQB、 SQC初始时将通过开关87接 地。这将把电阻分压器网络的输出节点上的电压下拉到接近于地电压。在 存在二极管88的情况下，该电压由于二极管电压降而不会下降到地电压。 因此，以类似于图5a的布置中的比较器55的方式提供比较器85。但是，
该比较器将参考输入电压与接近于地电压的电压而不是Vref相比校。该
比较器被示出具有将比较电压直M地的连接。但是，考虑到上述二級管 电压降，该电压将必须偏离地电势。
图9示出图6的配置的变更型式。按照与图8的布置类似的方式，电 阻分压器网络连接在源参考电压VR^和地之间。然后，定序器输出SQA、 SQB、 SQC与一个或多个电阻分压器网络的输出节点连接以控制调节器。 该布置与图8的不同之处在于定序器控制开关91、 92、 93将定序器输出 SQA、 SQB、 SQC与电压源Vdd2耦合。该电压源可以是单独的电源或 者与Vdd相同。初始时，定序器控制开关导通，从而电源电压Vdd2与 电阻分压器网络的节点连接。由此，VR1、 VR2和VR3都将处于Vdd2 (或者在二极管电压降内)。比较器95检测VR1是否高于VreF并关断误 差放大器64。当定序器想JH吏能调节器时，其关断相应的开关91、 92、 93，这允许电阻分压器网络的输出节点上的电压根据形成该网络的电阻器 的比率稳定到其正常输出。当比较器95检测到电压VR1已经下降到低于 VreF时，其使能放大器64，该放大器64开始正常操作以提供经过调节的 电源。
如上所述，为了避免直接连接电阻分压器网络的节点，在输出SQA 和节点连接之间采用二极管98。 Vdd2优选地被布置为高于Vref至少二 极管电压降。这使得比较器95的操作更为简单，因为即使考虑了任何二 极管电压降，在定序器输出被使能时VR1、 VR2、 VR3上的电压也将大 于Vref。但是如上所述，比较器95的参考电压可以在内部得到##,从 而允许使用较低的电压。
不是使用vref来设置比较器阈值电压，而是可以使用Vdd2来给出
阈值电压，例如从Vdd2开始下降的二极管电压降。同样，比较器阈值电 压可以是某个其他值，只要该值足够高于VR1-3的正常输入电压，以 允许正确的操作。
图4至9示出的布置采用直接从输出反馈的信号来控制输出电压。但 是，这些布置全都可以按照类似于图3所示配置的方式来更改，其中^Jt
电压只是输出电压的一部分，其通过使用连接到每个输出的电阻分压器网 络来获得。
图IO示出本发明的另一变更。在该布置中，按照与上述示例不同的 方式来控制输出电压。调节器的输出Vol、 Vo2、 Vo3作为该设备的输出 来提供。然后，用户选择外部电阻器来形成置于输出和地之间的电阻分压 器网络71A、 71B、 71C。每个分压器网络71A、 71B、 71C将输出电压的 一部分作为反馈提供到输入FB1、 FB2、 FB3。它们M馈到每个调节器 的^^馈放大器。
外部参考电压vrem作为参考输入电压提供，其馈入每个调节器中的
反馈放大器。例如，如果Vref2是5V而且希望调节器提供10V作为输出， 则该调节器的输出上的电阻器网络被布置为将输出电压除以2以提供应 当为5V的《Jt。
在该布置中，定序器被布置为控制选择性地将电压源Vdd2与定序输 出SQA、 SQB、 SQC连接的开关。Vdd2可以是Vref或Vdd或某个其它 电压。接着，用户将适当的反馈输入FB1、 FB2、 FB3与^^输出连接， 以控制调节器的定时。在所示例子中，才艮据SQA来控制调节器75，而根 据SQB来控制调节器76和77。换句话说，FB1、 FB2、 FB3而非VR1、 VR2、 VR3用作模拟控制输入。因此，SQA与FBI连接，而SQB与FB2 和FB3连接。实际上，在两个调节器共享相同的定序输出的情况下，使 用隔离二极管来使得各调节器的输出在正常操作时不会相互影响。
在使用时，M输出初始时被导通，从而输出SQA、 SQB、 SQC全 都为高。这导致传送给输入FB1、 FB2、 FB3的^j绩电压变高，并且反馈 放大器关断调节器。 一旦输出SQA导通，则开关实际上被关断，并且输 出SQA变成高阻抗。然后，FB1上的电压朝着地电势下降。然后，佳反 馈放大器导通该调节器，然后，该调节器受到输出上的电阻分压器网络的 控制。
该布置允许输出电压超过输入参考电压Vref2。
图ll示出图5a所示的布置的变更型式。在该配置中，输出及Jt电阻 器设置在芯片上。当被闭合时，额外的开关SW1向放大器84提供输出的 直接反馈。调节器操作以提供等于与VR1连接的输入电阻分压器输出的 电压。可替换地，可以闭合开关SW2。在该布置中，内部分压器网络81 通过开关SW2向放大器84提供调节器输出电压的一部分作为反馈信号。
在第一种情况下，当每个开关SW1被闭合时，每个调节器可以选择性地 操作以向管脚VR1、 VR2等提供对应于电压输入的电压。相反地，当每 个开关SW2被闭合时，相应调节器的电压输出基于内部输出电阻分压器 网络81的电阻比率。为每个调节器提供单独的内部输出电阻分压器网络 81。
这允许输出电压通过控制开关SW1和SW2改变参考输入电压VR1、 VR2、 VR3或输出反馈电压来调整。此外，可以采用两种控制机制的组 合。不需要对参考输入电压范围或输出电压范围提出附加限制。这些开关 SW1、 SW2的布置可以是可软编程的，以允许用户/设备选择操作模式。 可替换地，该开关可以利用一次性设置然后就以基本上相同的方式操作的 可熔开关等来形成。这允许相同的i殳备用于不同的应用而不需要复杂的外 部电路。
开关SW2可以由多个开关代替，其中每个开关与电阻器梯形系列中 的一个节点连接。图12示出这样的配置，其中电阻分压器网络81由梯形 网络81，代替。在该布置中，可以选择期望的开关SW21-SW2n来提供 期望电压输出。可替换地，电阻器网络81中的电阻器可以用可软编程的 电阻器来代替，如图13所示，有可能用类似的开关网络来实施。
该电阻器值的配置以及开关配置可以通过该设备的串行接口来控制。 该接口可以早已存在于该设备中以控制其它功能，尤其是当该设备还包含 其它主要电路块时，例如音频编解码器或通信调制解调器。
图11至13所示的更改可以同样地应用于图6至10的可替换配置， 以允许电压输出的内部控制。
为了提供额外的灵活性，^器输出SQA、 SQB、 SQC中的一个或 多个可以被布置成使其编程为三状态输出模式。这将允i恃个这样的输出 管脚如SQA在可替换^Mt模式中用作输入，在该可替换^Mt模式中，SQA 变成逻辑输入，其可以直接地或者通过某个中间逻辑电路而用作调节器的 使能输入。在该模式中，SQA管脚不是通过定序器开关，而是提供输入 以便一旦在系统的其余部分被加电，就有可能在某个外部处理器的控制 下，手动控制相应调节器的操作。该设备可以通过多种方式切换到该模式， 例如通过另外的外部选择器管脚，或者通过检测何时没有与相应管脚连接 的电阻器。
这允许该设备提供多种功能，包括传统的从外部使能的调节器功能以
及本发明的上述功能。
在上述布置中，定序器由输入时钟SQCLK控制。但是，如上所述， 定序可以通过单独的逻辑或模拟输入来控制，或者通过外部定时部件如电 阻器/电容器组合等来控制。
该设备可以包括额外的比较器，以检测一个调节器电源是否在启动下 个调节器电源之前完全工作。在第一电源用于控制在另一i更备例如由第二 电源启动之前必须是稳定的设备的情况下，这可能是重要的。 一种情形是 信号处理器向输出放大器提供音频输出信号。该处理器需要在放大器启动 之前启动并稳定下来，以确保放大器的输入是稳定的，从而避免不期望的 输出噪声。
不同的应用可能具有不同量的去耦电容，这可能影响电源的启动时 间，从而通过关于电源完全工作的内部检查，可以减轻这样的影响。
本发明的上述布置提供了这样的设备，其对于每个调节器具有两个端 子或连接(Vo&VR或Vo&FB)并且对于每个定序器输出具有一个端子 (SQ)。这比例如图1和图2的示例提供了更高效的调节器与端子之比， 其中在图l和图2的示例中，每个调节器需要3个端子(EN， VR， Vo)。 因此，设备可以具有例如8个调节器和3个定序器输出，它们使用19个 端子，而现有技术需要24个。这将允许集成电路设备具有更少的端子， 由此使用具有更少管脚或导线的封装，从而更为廉价或更小。可替换地， 从给定封装中节省下来的管脚可用于允许额外的功能。
本发明的另一个实施例在图14中示出。该设计被布置成使其可以在 多个上述模式下操作。该电路类似地包括多个调节器146、 147、 148并且 具有输入VR1、 VR2、 VR3来接收参考输入电压。该电路还具有反馈电 压输入FB1、 FB2、 FB3、 ^f器输出SQA、 SQB、 SQC以及输出电压 输出Vol、 Vo2、 Vo3。该设备的操作模式可以通过控制总线在加电初始 化期间来定义，或者有可能通过芯片上EEPROM、编程的熔丝等来定义。
根据所选择的配置，在操作中^器输出SQA、 SQB、 SQC可被驱 动为高、低或高阻抗。这些输出由定序器控制的开关组(bank)141来控制。 根据所选择的定序器逻辑配置，从定序器向开关组141中的开关施加的驱 动将使得输出SQA、 SQB、 SQC接地，与第二电源Vdd2连接或保持在 高阻抗模式下。适于期望配置的定序器逻辑的设计对本领域技术人员来说 将是显然的。
现在将描述调节器146。调节器147和148可以具有相同的i殳计，或 者如上所述具有不同的设计，如升压、降压等。误差放大器与上述实施例 中的类似，只是由控制器145控制，该控制器145可以禁止放大器以关断 调节器输出。控制器145根据多个比较器142、 143、 144中的一个或多个 确定是否使能放大器，其中比较器142、 143、 144被提供用来监控参考输 入电压VR1和反馈电压输入FB1。比较器142将参考输入电压与源参考 电压比较。比较器142将参考输入电压与地参考电压比较。比较器144 将反馈电压与可以是Vref、 Vref2或Vdd2的Vref3(或某其它参考)比较。 如上所述，可以对比较器参考施加适当的偏移。
如上所述，这三个比较器142、 143、 144可顺序地与每个调节器一起 使用。这样，对所有调节器只需要三个比较器。
此外，调节器可以按照典型地为数十毫秒的时间尺度来定序。比较器 142、 143、 144一般将能够在短得多的时间凡变内响应。由此，将有可能 用一个顺序地在所需的各种输入电压对之间切换的比较器来代替多个比 较器。实际上，用于多个通道的比较器可能全都被一个比较器代替.这将 节省芯片面积并因此节省成本，但是以一些控制逻辑和对即使在使能时也 可用的合适时钟的要求为代价。
该实施例通过利用上述任一种最适于具体应用的模式，允许为大范围 的应用使用共同硅设计。这在库存控制的方便性和成本、更大并因此更为 便宜的生产运营、 一次性工程成本的^ii方面优于更特定的解决方案。其 简便了系统设计，因为系统设计人员只需要学习单个部件的功能，而且允 许在设计周期的后期更改功能以解决最新的设计问题或应付最新的规格 变动。
图15示出该电路在用电池嫌作的便携式媒体设备如便携式MP3播放 器中的应用。根据本发明的PMIC或类似电路可以用于很多不同于该示 例的应用，例如具有或没有MP3播放器能力的移动电话。
在该实施例中，PMIC还包括基于带间隙(band-gap-based)的参 考电压发生器(VBG)电路，用于产生合适的参考电压Vref;以及通电 复位(POR)电路，用于产生START (启动)信号并启动振荡器来提供 定序器时钟SQCLK。电源Vdd来自电池，其输送位于例如Vbl和Vb2 之间的电压。PMIC包括高电流降压-升压开关调节器(SwRegl),用于 产生介于Vbl和Vb2之间的电压VI，以向与Vol连接的盘驱动器供电。 PMIC还包括第二降压 一 升压开关调节器(Sw Reg2 )，其在本例中操作在
降压模式下，用于在其输出Vo2上为在加电之后控制系统的数字应用处 理器提供低于最低电池电压Vbatmin的电压V2。 PMIC还包括LDO,用 于以稍低于Vbmin的电压V3为与Vo3连接的音频编解码器中的模拟电 i^^供干净、稳定的电源AVdd。 Vo2电源还用于向该芯片上的数字电路 提供数字电源DVdd。 PMIC电路和音频编解码器可以集成在相同的芯片 上。其它功能可以包含在与根据本发明的PMIC相同的芯片上。
通常，该电*被配置为将Vo2定序为首先导通，这通过SQA和 VR2来控制。这允许该系统的数字初始化。接着，使能SQB以基于VR1 启动盘驱动器电源Vol。这允许访问该盘驱动器上的其它初始化数据。最 后，通过SQC和VR3使能音频编解码器电源Vo3。
例如对于具有低电压应用处理器的系统，或对于具有闪存而非盘驱动 器的系统，其中需要电源电压V^Vbmax，在这种情况下SwRegl将作为 升压转换器操作，PMIC是可容易重新配置的。同样地，与SQA、 SQB 和SQC的连接也可以针对这样的应用来配置，其中需要其次对音频编解 码器加电，以便从例如移动电话中的无线接收器电路而不是盘驱动器接收 音频。
包^if电复位(POR)和电压带间隙(VBG)参考有利地允许由PMIC 而非通过依赖于某个或某些其它芯片的某部件给出适当定时的POR信号 来可预测地对系统启动进行控制和定序。
上述实施例采用诸如41A的两电阻器型电阻分压器"另一个参考 电压获得参考电压。可替换实施例可以采用其它电压获得电路来代替该电 阻分压器。图16(a)示出已经作为41A示出的简单的两电阻器型分压器， 其具有输入节点电压VI和V2以及输出节点电压V3。
图16 (b)示出使用超过两个电阻器的电阻器网络的可能性，其中在 这种情况下，第三电阻器是可开关的，以允许对输出电压的编程。图16 (c)示出使用齐纳二极管或其它击穿二极管来提供输出参考电压的可能 性。在使用时，当相应的调节器要被禁止但允许通过电流时，该二极管可 以通过定序器输出被短路到V2,由此在相应的调节器需要被使能时建立 参考击穿电压。类似地，如同在图16(d)中一样，发光二极管可以代替 齐纳二极管，或者如同在图16 (e)中一样，采用精确的两端子参考集成 电路。其它可能的电压获得网络对本领域的技术人员来说将是显而易见 的。
上面已经按照特定实施例描述了本发明。应当注意，上述实施例说明 而非限制本发明，本领域的技术人员将能够设计很多可替换实施例而不会 脱离所附权利要求和附图的范围。术语"包括"不排除没有在权利要求中列 出的元件或步骤的存在，"一，，没有排除复数个，并且单个元件可以完成在 权利要求中引用的几个元件的功能。权利要求中的任何附图标记不应当被 解释为限制其范围。
权利要求
1.一种功率管理设备，包括多个功率调节器，每个调节器包括调节器输入和调节器输出，其中每个功率调节器根据相应的调节器输入上的电压来控制；定序器，用于提供多个定序器输出；多个设备输出，每个设备输出与相应的功率调节器输出耦合；以及多个设备输入，每个设备输入与相应的功率调节器输入耦合，其中在使用时，每个定序器输出可与一个或多个电压网络的节点耦合，其中每个电压网络具有输入电压节点和输出电压节点，以更改所述一个或多个外部电压网络的输出电压节点上的电压，以及每个设备输入可与所述一个或多个外部电压网络中的相应一个的输出电压节点耦合。
2. 根据权利要求1所述的设备，其中所述设备设有低电压源，并且 所述定序器选择性地将所述定序器输出与所述低电压源耦合，从而将相应 的一个或多个电压网络与所述低电压源耦合，并且其中每个功率调节器在 相应的设备输入上的电压处于第一预定范围之内时被禁止。
3. 根据权利要求2所述的设备，其中，在使用时，所述外部电压网 络具有高和低参考电压输入节点，其中所述输出电压节点提供介于所述高 和低参考电压输入节点上的电压之间的电压，以及所述定序器输出与相应电压网络的低参考电压节点耦合。
4. 根据权利要求2所述的设备，其中，所述第一预定范围处于或高 于第一阈值电压。
5. 根据权利要求3所述的设备，其中，所述第一预定范围处于或高 于第一阈值电压。
6. 根据权利要求4所述的设备，其中，所述第一阈值电压低于高电 压源。
7. 根据权利要求5所述的设备，其中，所述第一阈值电压低于高电 压源。
8. 根据权利要求2所述的设备，其中，在使用时，所述外部电压网 络具有高和低参考电压输入节点，其中所述输出电压节点提供介于所述高 和低参考电压输入节点上的电压之间的电压，以及所述定序器输出与相应电压网络的输出电压节点耦合。
9. 根据权利要求2所述的设备，其中，所述第一预定范围处于或低 于第二阈值。
10. 根据权利要求8所述的设备，其中，所述第一预定范围处于或低 于第二阈值。
11. 根据权利要求9所述的设备，其中，所述第二阈值高于所述低电 压源。
12. 根据权利要求10所述的设备，其中，所述第二阈值高于所述低 电压源。
13. 根据权利要求1所述的设备，其中所述定序器选择性地将所述定 序器输出与高电压源耦合，从而将相应的一个或多个电压网络与所述高电 压源耦合，并且其中每个功率调节器在相应输入上的电压处于第二预定范 围之内时被禁止。
14. 根据权利要求9所述的设备，其中，在使用时，所述外部电压网 络具有高和低参考电压输入节点，其中所述输出电压节点提旨于所述高 和低参考电压节点上的电压之间的电压，以及所述定序器输出与相应电压网络的高参考电压输入节点耦合。
15. 根据权利要求13所述的设备，其中，所述第二预定范围处于或 低于第三阈值。
16. 根据权利要求14所述的设备，其中，所述第二预定范围处于或 低于第三阈值。
17. 根据权利要求15所述的设备，其中，所述第三阈值高于低电压源。
18. 根据权利要求16所述的设备，其中，所述第三阈值高于低电压源。
19. 根据权利要求13所述的设备，其中，在使用时，所述外部电压 网络具有高和低参考电压节点，其中所述输出电压节点提旨于所述高和 低参考电压节点上的电压之间的电压，以及所述M器输出与相应电压网络的输出电压节点耦合。
20. 根据权利要求13所述的设备，其中，所述第二预定范围处于或 高于第四阈值。
21. 根据权利要求19所述的设备，其中，所述第二预定范围处于或 高于第四阈值。
22. 根据权利要求20所述的设备，其中，所述第四阈值低于所述高 电压源。
23. 根据权利要求21所述的设备，其中，所述第四阈值低于所述高 电压源。
24. 根据权利要求1所述的设备，其中，所述定序器选择性地将所述 定序器输出与高电压源耦合，从而将相应的电压网络与所述高电压源耦 合，其中每个功率调节器在相应输入上的电压处于第三预定范围之内时被 禁止。
25. 根据权利要求24所述的设备，其中，在使用时 所述外部电压网络具有高和低参考电压节点，其中所述输出电压节点提旨于所述高和低参考电压节点上的电压之间的电压，以及 所述定序器输出与相应电压网络的输出电压节点耦合。
26. 根据权利要求25所述的设备，其中，每个高参考电压节点与相 应的调节器输出连接。
27. 根据权利要求24所述的设备，其中，所述第三预定范围处于或 高于第五阈值。
28. 根据权利要求25所述的设备，其中，所述第三预定范围处于或 高于第五阈值。
29. 根据权利要求26所述的设备，其中，所述第三预定范围处于或 高于第五阈值。
30. 根据权利要求27所述的设备，其中，所述第五阈值低于所述高 电压源。
31. 根据权利要求28所述的设备，其中，所述第五阈值低于所述高 电压源。
32. 根据权利要求29所述的设备，其中，所述第五阈值低于所述高 电压源。
33. 根据权利要求2至12中任一项所述的设备，其中每个功率调节 器包括比较器，用于确定相应输入上的电压是否在所述第一预定范围内。
34. 根据权利要求13至23中任一项所述的设备，其中每个功率调节 器包括比较器，用于确定相应输入上的电压是否在所述第二预定范围内。
35. 根据权利要求24至32中任一项所述的设备，其中每个功率调节 器包括比较器，用于确定相应输入上的电压是否在所述第三预定范围内。
36. 根据权利要求1至32中任一项所述的设备，其中所述定序器输 出能够选择性地与低电压源和高电压源之一耦合。
37. 根据权利要求1至32中任一项所述的设备，其中所述定序器输 出能够切换为高阻抗模式。
38. 根据权利要求37所述的设备，其中当相应^器输出处于高阻 M式下时，所述调节器能够通过提供给该定序器输出的输入来选择性地 使能。
39. 根据权利要求1至32中任一项所述的设备，还包括至少一个控 制器，每个控制器适用于选择性地使能所述调节器中的一个或多个。
40. 根据权利要求39所述的设备，其中每个控制器根据以下比较中 的至少一项来选择性地使能调节器所述调节器输入与低电压源；所述调 节器输入与高电压源；反馈调节器输入与所述高电压源。
41. 根据权利要求1至32中任一项所述的设备，其中所述定序器被 布置成顺序地接通所述定序器输出，其中每个定序器输出之间存在延迟。
42. 根据权利要求41所述的设备，其中每个被接通的定序器输出之 间的延i^tit^外部提供给所述定序器的定时信号来控制。
43. 根据权利要求1至32中任一项所述的设备，其中所述定序器被 布置成延迟M器输出的开关，直至先前定序器输出已被接通以及由其控 制的任何调节器完全工作之后。
44. 根据权利要求1至32中任一项所述的设备，还包括定序器控制 输入，用于控制所述定序器输出的开关的定时。
45. 根据权利要求1至32中任一项所述的设备，与从以下选择的负 载设备相组合盘驱动器、闪存模块、应用处理器、音频编解码器、视频 编解码器、以及无线收发器。
46. 根据权利要求1至32中任一项所述的设备，其中所述电压网络 形成所述设备的一部分。
47. 根据权利要求46所述的设备，其中所述电压网络的特性可从外 部选择。
48. 根据权利要求47所述的设备，其中所述电压网络包括多个其值 可从外部选择的电阻器。
49. 一种集成电路设备，包括根据权利要求1至32中任一项所述的 设备。
50. —种便携式媒体设备，包括根据权利要求1至32中任一项所述 设备。
51. —种功率管理集成电路，包括多个功率调节器，每个调节器包括调节器输入和调节器输出，其中每 个功率调节器根据相应调节器输入上的电压来控制；定序器，用于提供多个定序器输出；多个输出管脚，每个输出管脚与相应的功率调节器输出耦合；以及 多个输入管脚，每个输入管脚与相应的功率调节器输入耦合， 其中在使用时，每个定序器输出可与一个或多个电压网络的节点耦合，其中每个电压 网络具有输入电压节点和输出电压节点，以更改所述一个或多个外部电压 网络的输出电压节点上的电压，以及每个输入管脚可与所述一个或多个外部电压网络中的相应一个的输 出电压节点耦合。
52. —种控制功率管理i殳备的方法，所述功率管理i殳备包括多个与一 个或多个具有输入电压节点和输出电压节点的电压网络一起使用的功率 调节器，所述方法包括接收定序器控制信号；响应于所述M器控制信号，切换多个输出信号中的每个输出信号， 每个输出信号用于选择性地控制所述电压网络中的一个或多个的输出，其 中所述输出信号更改所述被控电压网络的输出电压节点上的电压；以及控制所述调节器，以根据从所述电压网络中的相应一个接收的输入参 考电压来操作。
53. 根据权利要求52所述的方法，其中所述切换包括将所述输出信号切换到低电压源，从而选择性地将相应的一个或多个电压网络与所述低电压源耦合；以及每个功率调节器被控制成在相应的接收输入参考电压处于第一预定范围之内时被禁止。
54. 根据权利要求53所述的方法，其中，所述外部电压网络具有高 和低参考电压输入节点，其中所述输出电压节点提供介于所述高和低参考 电压输入节点上的电压之间的电压，以及所述切换包括选择性地将定序器输出与所述一个或多个电压网络的 低参考电压输入节点耦合。
55. 根据权利要求53所述的方法，其中，所述外部电压网络具有高 和低参考电压输入节点，其中所述输出电压节点提供介于所述高和低参考 电压输入节点上的电压之间的电压，以及所述切换包括选择性地将定序器输出与所述一个或多个电压网络的 输出电压节点耦合。
56. 根据权利要求52所述的方法，其中所述切换包括将所述输出信号切换到高电压源，从而选择性地将相应的一个或多个电压网络与所述高电压源耦合；以及每个功率调节器被控制成在相应的接收输入参考电压处于第二预定 范围之内时被禁止。
57. 根据权利要求56所述的方法，其中，所述外部电压网络具有高 和低参考电压输入节点，其中所述输出电压节点提供介于所述高和低参考 电压输入节点上的电压之间的电压，以及所述切换包括选择性地将定序器输出与所述一个或多个电压网络的 高参考电压输入节点耦合。
58. 根据权利要求56所述的方法，其中，所述外部电压网络具有高 和低参考电压输入节点，其中所述输出电压节点提供介于所述高和低参考 电压输入节点上的电压之间的电压，以及所述切换包括选择性地将定序器输出与所述一个或多个电压网络的 输出电压节点耦合。
59. 根据权利要求52所述的方法，其中所述切换包括将所述输出信号切换到高电压源，从而选择性地将相应 的一个或多个电压网络与所述高电压源耦合；以及每个功率调节器被控制成在相应的接收输入参考电压处于第三预定 范围之内时被禁止。
60. 根据权利要求59所述的方法，其中，所述外部电压网络具有高 和低参考电压输入节点，其中所述输出电压节点提供介于所述高和低参考 电压输入节点上的电压之间的电压，以及所述切换包括选择性地将定序器输出与所述一个或多个电压网络的 输出电压节点耦合。
全文摘要
本发明提供一种自含式功率管理设备，如功率管理集成电路或包括功率管理功能的集成电路，其允许电源的定序启动而不需要外部定序器并具有简单的用户可配置布置。
文档编号G11B33/12GK101114162SQ20071009055
公开日2008年1月30日 申请日期2007年4月6日 优先权日2006年7月25日
发明者大卫·迪尔恩, 约翰·彭诺克, 马克·雅各布 申请人:沃福森微电子股份有限公司