移位暂存器及其移位暂存装置的制作方法

专利名称：移位暂存器及其移位暂存装置的制作方法
技术领域：
本发明是有关于一种移位暂存器及其移位暂存装置，且特别是有关于一 种可避免非晶硅薄膜晶体管的栅极长时间受偏压，而导致输出电压无法完全充 电的移位暂存器及其移位暂存装置。
背景技术：
在面板制程已定的情况下，想要直接在玻璃板上做电路，就必须要使用非
晶硅薄膜晶体管(amorphous silicon thin film transistor,简称a-SiTFT)。由于在
非晶硅薄膜晶体管中，P型非晶硅薄膜晶体管的临界电压较N型非晶硅薄膜晶 体管的临界电压来的大，导致在使用便利性上没有N型非晶硅薄膜晶体管来的 好，因此一般做在玻璃板上的电路也以全N型非晶硅薄膜晶体管电路为主。
全N型非晶硅薄膜晶体管的反相器(iiwerter)是常做在玻璃板上的电路结 构，如图1所示。图1为现有的全N型非晶硅薄膜晶体管反相器的电路图。请 参照图1。图1所示电路包括晶体管101与102，而VDD与GND分别表示为 电源电压与接地电压，Vin与Vo则分别表示为输入信号与输出信号。
由图1可看出，晶体管101的栅极直接耦接至电源电压VDD。但此种偏压 方式对于反相器电路却有极不利的影响，原因在于非晶硅薄膜晶体管的栅极若 长时间受到直流偏压，就会造成非晶硅薄膜的劣化而出现诸多缺陷，进而导致 非晶硅薄膜晶体管的临界电压(threshold voltage, Vt)变得很大。因此，在图1 所示的这种电路结构，由于在工作一段时间之后，晶体管101的临界电压就会 向上飘移，使得输出信号Vo的电压无法充电完全，因此具有这种结构的反相 器电路无法长时间工作。
以目前的技术而言，非晶硅薄膜晶体管已被用来制作玻璃板上的移位暂存 装置。但在先前的许多相关专利中，虽然有些专利利用巧妙的安排而避开了如 图l所示的反相器结构，但是却仍然未改善非晶硅薄膜晶体管被长时间偏压而产生的临界电压飘移问题。美国专利第US7038653号与第US5222082号皆是 其中的一例。图2所示电路就是美国专利第US7038653号所揭示的移位暂存装 置的电路图。由图2可以看出，在虚框174中所呈现的反相器结构，其晶体管 201仍然持续受到VON的偏压，以致于晶体管201也仍会发生临界电压飘移的 问题，造成此移位暂存装置无法长时间使用。
图3所示电路就是美国专利第US5222082号所揭示的移位暂存装置的电路 图。在图3中，虽然看不到一个类似图l所示的电路结构，但由于此移位暂存 装置在工作时，其节点P2会存在一些无法释放掉的电荷，导致晶体管301会 被偏压一段很长的时间。因此，这种移位暂存装置在经过长时间的工作后，晶 体管301的临界电压便大幅上升，使得输出端OUTPUT的电压无法完全充电，
造成此移位暂存装置亦无法长时间使用。
为了解决非晶硅薄膜晶体管因偏压太久而造成的临界电压偏移现象，各厂
商无不费心竭力，用尽方法地想要改善上述的这种缺陷，然而时至今日，却还 未出现过有任何一种有效的解决方法。

发明内容
本发明的目的就是提供一种移位暂存器及其移位暂存装置，其可避免非晶 硅薄膜晶体管的栅极长时间受偏压而造成非晶硅薄膜劣化，提升非晶硅薄膜晶 体管的可靠度，进而增加整体电路的稳定度。
本发明的再一目的是提供一种移位暂存器及其移位暂存装置，其可避免非 晶硅薄膜晶体管产生临界电压飘移现象，使得输出电压可以完全充电。
本发明的又一目的是提供一种移位暂存器及其移位暂存装置，其可长时间 使用。
基于上述目的，本发明提出一种移位暂存装置。此移位暂存装置包括预充 电电路、上拉电路以及下拉电路。预充电电路用以分别依据第一时脉信号与第 二时脉信号取样输入信号，以分别产生第一充电信号与第二充电信号。上拉电 路耦接预充电电路，用以接收第三时脉信号与第一充电信号，据以输出输出信 号。下拉电路耦接预充电电路与上拉电路，用以接收第四时脉信号与第二充电 信号，据以决定是否将输出信号耦接至共同电位。其中输入信号、第一时脉信号、第二时脉信号在第一期间致能，第三时脉信号在第二期间致能，第四时脉 信号在第三期间致能，且第二期间在第一期间之后，第三期间在第二期间之后。 基于上述目的，本发明提出一种移位暂存器，其包括第一移位暂存装置与 第二移位暂存装置。第一移位暂存装置接收输入信号，并依据第一时脉信号、 第二时脉信号、第三时脉信号以及第四时脉信号而位移输入信号，以产生第一 输出信号。第二移位暂存装置接收第一输出信号，并依据第一时脉信号、第二 时脉信号、第五时脉信号以及第六时脉信号而位移第一输出信号，以产生第二 输出信号。
依照本发明所述的移位暂存装置，上述的预充电电路包括第一开关、第二 开关、第一储能装置以及第二储能装置。第一开关具有第一端、第二端以及控 制端。此第一开关的第一端接收输入信号，而第一开关的控制端接收第一时脉 信号，据以决定是否导通。第一储能装置具有第一端与第二端。此第一储能装 置的第一端耦接第一开关的第二端，用以输出上述的第一充电信号，而第一储 能装置的第二端耦接共同电位。
第二幵关具有第一端、第二端以及控制端。此第二开关的第一端接收输入 信号，而第二开关的控制端接收第二时脉信号，据以决定是否导通。第二储能 装置具有第一端与第二端。此第二储能装置的第一端耦接第二开关的第二端， 用以输出上述的第二充电信号，而第二储能装置的第二端耦接共同电位。在此 实施例中，第一开关与第二开关皆以N型非晶硅薄膜晶体管来实现。
依照本发明所述的移位暂存装置，上述的上拉电路包括第三开关与第四开 关。第三幵关具有第一端、第二端以及控制端。此第三开关的第一端耦接预充 电电路，用以接收第一充电信号，而第三开关的控制端接收第三时脉信号，据 以决定是否导通。第四开关具有第一端、第二端以及控制端。此第四开关的第 一端接收第三时脉信号，而第四开关的控制端耦接第三开关的第二端，且第四 开关依据其控制端所接收的信号而决定是否输出第三时脉信号，以形成上述的 输出信号。在此实施例中，第三开关与第四开关皆以N型非晶硅薄膜晶体管来 实现。
依照本发明所述的移位暂存装置，上述的下拉电路包括第五开关与第六开 关。第五开关具有第一端、第二端以及控制端。此第五开关的第一端耦接预充电电路，用以接收第二充电信号，而第五开关的控制端接收第四时脉信号，据 以决定是否导通。第六开关具有第一端、第二端以及控制端。此第六开关的第 一端耦接第四开关的第二端，第六开关的第二端耦接共同电位，而第六开关的 控制端耦接第五开关的第二端，且第六开关依据其控制端所接收的信号而决定 是否导通，以将上述的输出信号耦接至共同电位。
依照本发明的所述的移位暂存装置，其还可包括第一缓冲电路。此第一缓 冲电路耦接上拉电路与下拉电路的一共用节点，此共用节点用以输出输出信 号，而第一缓冲电路用以缓冲并增强输出信号的驱动能力。
上述的第一缓冲电路包括第一开关、第二开关以及储能装置。第一开关具 有第一端、第二端以及控制端。此第一开关的第一端耦接电源电压，第一开关 的控制端接收输出信号，据以决定是否导通，而第一开关的第二端作为第一缓 冲电路的输出端。储能装置具有第一端与第二端。此储能装置的第一端耦接第 一开关的控制端，而储能装置的第二端耦接第一开关的第二端。第二开关具有 第一端、第二端以及控制端。此第二开关的第一端耦接第一开关的第二端，第 二开关的第二端耦接共同电位，而第二开关的控制端接收控制脉波，据以决定 是否导通，其中控制脉波的上升缘为输出信号的下降缘。其中，第一缓冲电路 中的第一开关与第二开关皆以N型非晶硅薄膜晶体管来实现。
依照本发明所述的移位暂存装置，其除了包括第一缓冲电路之外，还可包 括第二缓冲电路。此第二缓冲电路耦接第一缓冲电路的输出端，用以保持第一 缓冲电路的输出端呈现非浮接状态。
上述的第二缓冲电路包括偏压调节电路与第三开关。此偏压调节电路耦接 第一缓冲电路的输出端，用以依据第一缓冲电路的输出而产生偏压信号。第三 开关具有第一端、第二端以及控制端。此第三开关的第一端耦接第一缓冲电路 的输出端，第三开关的第二端耦接共同电位，而第三开关的控制端接收偏压信 号，据以决定导通程度。
上述的偏压调节电路包括第一阻抗、第二阻抗、第三阻抗以及第四开关。 第一阻抗具有第一端与第二端。此第一阻抗的第一端耦接电源电压。第二阻抗 具有第一端与第二端。此第二阻抗的第一端耦接第一阻抗的第二端，而第二阻 抗的第二端耦接共同电位。第三阻抗的其中一端耦接共同电位。第四开关具有第一端、第二端以及控制端。此第四开关的第一端耦接第三阻抗的另一端，第 四开关的控制端耦接第一缓冲电路的输出端，用以依据第一缓冲电路的输出而 决定是否导通，而第四开关的第二端耦接第二阻抗的第一端，用以输出偏压信 号。其中，第一缓冲电路中的第一开关与第二开关，以及第二缓冲电路中的第 三开关与第四开关皆以N型非晶硅薄膜晶体管来实现。
依照本发明所述的移位暂存装置，其还可包括缓冲电路。此缓冲电路即上 述的第二缓冲电路。此缓冲电路耦接上拉电路与下拉电路的一共用节点，此共 用节点用以输出输出信号，而缓冲电路用以传送输出信号，并保持上述的共用 节点呈现非浮接状态。
依照本发明所述的移位暂存器，其中第一时脉信号与第二时脉信号互为反 向信号。第三时脉信号与第四时脉信号的频率与责任周期比皆为第一时脉信号 的二分之一，且第三时脉信号的脉波致能时间与第一时脉信号中排列序号为奇 数的脉波的脉波致能时间相同，而第四时脉信号的脉波致能时间与第一时脉信 号中排列序号为偶数的脉波的脉波致能时间相同。第五时脉信号与第六时脉信 号的频率与责任周期比皆为第二时脉信号的二分之一，且第五时脉信号的脉波 致能时间与第二时脉信号中排列序号为奇数的脉波的脉波致能时间相同，而第 六时脉信号的脉波致能时间与第二时脉信号中排列序号为偶数的脉波的脉波 致能时间相同。
本发明因采用特定的晶体管(非晶硅薄膜晶体管)耦接关系，避开传统的反 相器电路结构，并搭配数个特定的时脉来控制这些非晶硅薄膜晶体管的启闭状
态，达到既可位移输入信号，又可避免非晶硅薄膜晶体管的栅极长时间受偏压 的效果。因此本发明不仅使得非晶硅薄膜晶体管中的非晶硅薄膜不易劣化，提 升非晶硅薄膜晶体管的可靠度，也使得非晶硅薄膜晶体管的临界电压飘移现象
可以减到最低，进而使得输出电压可以完全充电，并可长时间地使用。


为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发 明的具体实施方式
作详细说明，其中
图1为现有的全N型非晶硅薄膜晶体管反相器的电路图。图2为美国专利第US7038653号所揭示的移位暂存装置的电路图。 图3为美国专利第US5222082号所揭示的移位暂存装置的电路图。 图4为依照本发明一实施例的移位暂存装置的电路图。 图5为图4所示电路的各信号时序图。 图6为图4所示电路的信号模拟图。
图7为依照本发明的另一较佳实施例的移位暂存装置的电路图。 图8为依照本发明的又一较佳实施例的移位暂存装置的电路图。 图9为依照本发明的再一较佳实施例的移位暂存装置的电路图。 图IO为依照本发明一实施例的移位暂存器的装置方块图。 图11为图IO所示电路的各时脉信号，以及前四级移位暂存装置的各输出 信号的时序图。
具体实施例方式
图4为依照本发明一实施例的移位暂存装置的电路图。请参照图4。此移 位暂存装置包括预充电电路410、上拉电路420以及下拉电路430。预充电电 路410用以分别依据时脉信号CK1与CK2取样输入信号Vin，以分别产生充 电信号PCS1与PCS2。上拉电路420耦接预充电电路410，用以接收时脉信号 CK3与充电信号PCS1，据以输出输出信号Vout。下拉电路430耦接预充电电 路410与上拉电路420，用以接收时脉信号CK4与充电信号PCS2，据以决定 是否将输出信号Vout耦接至共同电位GND。
预充电电路410包括开关411、 412以及储能装置413、 414。开关411具 有第一端、第二端以及控制端，且开关411的第一端接收输入信号Vin，而开 关411的控制端接收时脉信号CK1，据以决定是否导通。储能装置413具有第 一端与第二端，且储能装置413的第一端耦接开关411的第二端，用以输出充 电信号PCS1，而储能装置413的第二端耦接共同电位GND。
开关412具有第一端、第二端以及控制端，且开关412的第一端接收输入 信号Vin，而开关412的控制端接收时脉信号CK2，据以决定是否导通。储能 装置414具有第一端与第二端，且储能装置414的第一端耦接开关412的第二 端，用以输出充电信号PCS2，而储能装置414的第二端耦接共同电位GND。上拉电路420包括开关421、422以及储能装置423。开关421具有第一端、 第二端以及控制端，且其第一端耦接预充电电路410，用以接收充电信号PCS1， 而开关421的控制端接收时脉信号CK3，据以决定是否导通。开关422具有第 一端、第二端以及控制端，且其第一端接收时脉信号CK3，而开关422的控制 端耦接开关421的第二端，且开关422依据其控制端所接收的信号而决定是否 输出时脉信号CK3,以形成输出信号Vout。储能装置423具有第一端与第二端， 且其第一端耦接开关422的控制端，而储能装置423的第二端耦接开关422的 第二端。
下拉电路430包括开关431、432以及储能装置433。开关431具有第一端、 第二端以及控制端，且其第一端耦接预充电电路410,用以接收充电信号PCS2， 而开关431的控制端接收时脉信号CK4，据以决定是否导通。开关432具有第 一端、第二端以及控制端，且其第一端耦接开关422的第二端，幵关432的第 二端耦接共同电位GND，而开关432的控制端耦接开关431的第二端，且开关 432依据其控制端所接收的信号而决定是否导通，以将输出信号Vout耦接至共 同电位GND。储能装置433具有第一端与第二端，且其第一端耦接开关432 的控制端，而储能装置433的第二端耦接共同电位GND。
在此实施例中，开关411、 412、 421、 422、 431以及432皆以N型非晶硅 薄膜晶体管来实现，且每一开关的第一端，就是N型非晶硅薄膜晶体管的其中 一源/漏极，每一开关的第二端，就是N型非晶硅薄膜晶体管的另一源/漏极， 而每一开关的控制端，就是N型非晶硅薄膜晶体管的栅极。储能装置413、 414、 423以及433皆以电容来实现，且每一储能装置的第一端就是电容的其中一端，
每一储能装置的第二端就是电容的另一端。
图5为图4所示电路的各信号时序图。请依照说明的需要而参照图4与图 5。当输入信号Vin在第一期间Tl致能，则第一时脉信号CK1与第二时脉信 号CK2也同样在第一期间T1致能，以分别导通开关411与412，进而取样输 入信号Vin。因此输入信号Vin得以通过开关411对储能装置413充电，以产 生充电信号PCS1，以及通过开关412对储能装置414充电，以产生充电信号 PCS2。
接下来，时脉信号CK3在第二期间T2致能，以导通开关421，使得充电信号PCS1得以通过开关421去导通开关422，进而使开关422输出时脉信号 CK3，以形成输出信号Vout。然后时脉信号CK4在第三期间T3致能，以导通 开关431，使得充电信号PCS2得以通过开关431去导通开关432，以将输出信 号Vout耦接至共同电位GND。
在实际的设计上要注意的是，储能装置413与414由于是负责储存电荷， 而储能装置423与433是分别负责提供开关422与432的控制端(N型非晶硅薄 膜晶体管的栅极)的电压，因此储能装置423与433的电容值必须远小于储能装 置413与414的电容值，才能使N型非晶硅薄膜晶体管的栅极得到足够的电压。 此外，储能装置423还有另一个功能，就是让输出信号Vout的电压可以充电 更完全，这是因为储能装置423会耦合其附近的寄生电容(parasitic capacitance) 而产生耦合效应，进而提高开关422的控制端的电压，使得开关422获得足够 的通道大小，此现象称为自举升压(bootstrapping)现象。
图6为图4所示电路的信号模拟图。图6中的Pl与P2分别表示为图4中 的节点P1与P2上的电压信号。由图6中的模拟结果可以发现，节点P1与P2 上的电压信号都非常短暂，显明表示图4中的开关422与432(N型非晶硅薄膜 晶体管)偏压的时间相当短，因此可证明本发明的确可大幅提升N型非晶硅薄 膜晶体管的可靠度，同时也提高了整个电路的稳定度。
为了可以在更短的时间的内推动更大的负载，使得移位暂存装置可以工作 在更高的频率，高阶的使用者还可以在图4所示的移位暂存装置中加入缓冲电 路，如图7所示。图7为依照本发明的另一较佳实施例的移位暂存装置的电路 图。请参照图7。缓冲电路710耦接上拉电路420与下拉电路430的共用节点 P3，用以缓冲并增强输出信号Vout的驱动能力。
缓冲电路710包括开关711、712以及储能装置713。开关711具有第一端、 第二端以及控制端，且其第一端耦接电源电压VDD，开关711的控制端接收输 出信号Vout，据以决定是否导通，而开关711的第二端作为缓冲电路710的输 出端7H，以输出信号Vout，。储能装置713具有第一端与第二端，且其第一端 耦接开关711的控制端，而储能装置713的第二端耦接开关711的第二端。第 二开关712具有第一端、第二端以及控制端，且其第一端耦接开关711的第二 端，开关712的第二端耦接共同电位GND,而开关712的控制端接收控制脉波CP，据以决定是否导通，其中控制脉波CP的上升缘为输出信号Vout的下降缘。 在此实施例中，开关711与712皆以N型非晶硅薄膜晶体管来实现，且每 一开关的第一端，就是N型非晶硅薄膜晶体管的其中一源/漏极，每一开关的 第二端，就是N型非晶硅薄膜晶体管的另一源/漏极，而每一开关的控制端， 就是N型非晶硅薄膜晶体管的栅极。储能装置713以电容来实现，且储能装置 713的第一端就是电容的其中一端，而储能装置713的第二端就是电容的另一 端。
由于输出信号Vout呈现高电位(逻辑1)的时间就是开关711的导通时间， 且控制脉波CP的上升缘为输出信号Vout的下降缘，因此缓冲电路710的输出 信号Vout'与输出信号Vout 二者之间几乎没有相位差，所以可将信号Vout'视 为输出信号Vout，只是信号Vout，的电位接近电源电压VDD的电位，有利于在 短时间之内推动较大的负载，使得移位暂存装置可以工作在更高的频率。另外， 储能装置713的功用类似于储能装置423的功用，在此不再赘述。
为了防止缓冲电路710的输出端714在信号Vout，呈现低电位(逻辑O)的时 候呈现浮接(floating)状态，导致噪声(noise)趁机从输出端714窜入移位暂存装 置中，因此使用者还可在图7所示的移位暂存装置中再加入另一种缓冲电路， 如图8所示。图8为依照本发明的又一较佳实施例的移位暂存装置的电路图。 请参照图8，缓冲电路810就是可以避免缓冲电路710的输出端714呈现浮接 状态的一种缓冲电路。
缓冲电路810包括偏压调节电路811与开关812。偏压调节电路811耦接 缓冲电路710的输出端714，用以依据缓冲电路710的输出信号Vout'而产生偏 压信号BS。开关812具有第一端、第二端以及控制端，且其第一端耦接缓冲电 路7I0的输出端714，开关812的第二端耦接共同电位GND，而开关812的控 制端接收偏压信号BS，据以决定导通程度。
偏压调节电路811包括阻抗813、 814及815与开关816。阻抗813具有第 一端与第二端，且其第一端耦接电源电压VDD。阻抗814具有第一端与第二端， 且其第一端耦接阻抗813的第二端，而阻抗814的第二端耦接共同电位GND。 阻抗815的其中一端耦接共同电位GND。开关816具有第一端、第二端以及控 制端，且其第一端耦接阻抗815的另一端，开关816的控制端耦接缓冲电路710的输出端714，用以依据缓冲电路710的输出信号Vout，而决定是否导通，而开 关816的第二端耦接阻抗814的第一端，用以输出偏压信号BS。
在此实施例中，开关812与816皆以N型非晶硅薄膜晶体管来实现，且每 一开关的第一端，就是N型非晶硅薄膜晶体管的其中一源/漏极，每一开关的 第二端，就是N型非晶硅薄膜晶体管的另一源/漏极，而每一开关的控制端， 就是N型非晶硅薄膜晶体管的栅极。阻抗813、 814以及815皆以电阻来实现， 且每一阻抗的第一端就是电阻的其中一端，每一阻抗的第二端就是电阻的另一 端。
通过适当地调整阻抗813与814 二者的阻值比例，使得开关812的控制端 (非晶硅薄膜晶体管的栅极)在缓冲电路710未输出信号Vout，时维持在低电压 (例如通过调整阻抗813的阻值，使得开关812的控制端由原本的30伏特降低 为10伏特)，并借由此低电压使开关812获得一个较小的通道，因此外界的噪 声可借由开关812而传导至共同电位GND，也就不会干扰移位暂存装置的正常 动作。当缓冲电路710输出信号Vout，时，开关816导通，使得阻抗815与814 并联而得到一个较小的电阻，进而使开关812的通道变得更小而进似于关闭 (turnoff)状态，因此也不致于影响信号Vout'的正常输出。
由于开关812的控制端(非晶硅薄膜晶体管的栅极)上的偏压已从额定的30 伏特降为10伏特，因此开关812的临界电压的飘移量非常小。事实上，虽然 临界电压飘移量的大小是由非晶硅薄膜晶体管制造商的制程而定，且不同的薄 膜也会造成不同的偏移量，然而无论非晶硅薄膜晶体管的制程与薄膜为何，经 由实验的文献证明，当非晶硅薄膜晶体管的栅极偏压在10伏特左右，即使经 过10万秒，临界电压的飘移量也仅约0.1~0.2伏特。另外，在实际的设计上要 注意的是，开关816的尺寸必须要够大，否则当开关816导通后会形同一个大 电阻，使得开关812的控制端的电压不会变小，导致信号Vout，的电压下降。
当然，若输出信号Vout的驱动能力已足够，然却需要增加移位暂存装置 的抗噪声能力时，使用者就可以不需要在移位暂存装置中加入缓冲电路710， 而仅需加入缓冲电路810即可，如图9所示。图9为依照本发明的再一较佳实 施例的移位暂存装置的电路图。缓冲电路810耦接上拉电路420与下拉电路430 的共用节点P3，用以传送输出信号Vout，并保持共用节点P3呈现非浮接状态。由于工作方式与前述的实施例相似，在此不再赘述。
借由前述各实施例的教示，此领域技术人员应可轻易推知，若串接多个移 位暂存装置，就可以具有多级输出信号，如图10所示。
图10为依照本发明一实施例的移位暂存器的装置方块图。请依照说明的
需要而参照图10与图4。图IO显示移位暂存器中的前四级移位暂存装置。每 一级移位暂存装置中的输入端A表示为图4的开关411的控制端，每一级移位 暂存装置中的输入端B表示为图4的开关421的控制端，每一级移位暂存装置 中的输入端C表示为图4的开关412的控制端，每一级移位暂存装置中的输入 端D表示为图4的开关431的控制端，而每一级移位暂存装置中的输入端E表 示为图4的开关422的第一端，至于其他级的各输入端请依此类推。
请再参照图10。第一移位暂存装置1010接收输入信号Vin，并依据第一 时脉信号CLK1、第二时脉信号CLK2、第三时脉信号CLK3以及第四时脉信号 CLK4而位移输入信号Vin，以产生第一输出信号Voutl。第二移位暂存装置 1020接收第一输出信号Voutl，并依据第一时脉信号CLK1、第二时脉信号 CLK2、第五时脉信号CLK5以及第六时脉信号CLK6而位移第一输出信号 Voutl，以产生第二输出信号Vout2。
第三移位暂存装置1030接收第二输出信号Vout2，并依据第一时脉信号 CLK1、第二时脉信号CLK2、第三时脉信号CLK3以及第四时脉信号CLK4而 位移第二输出信号Vout2，以产生第三输出信号Vout3。第四移位暂存装置1040 接收第三输出信号Vout3，并依据第一时脉信号CLK1、第二时脉信号CLK2、 第五时脉信号CLK5以及第六时脉信号CLK6而位移第三输出信号Vout3，以 产生第四输出信号Vout4。
此实施例的各时脉信号，以及前四级移位暂存装置的各输出信号彼此之间 的关系如图11所示。图11为图10所示电路的各时脉信号，以及前四级移位 暂存装置的各输出信号的时序图。请参照图11。第一时脉信号CLK1与第二时 脉信号CLK2互为反向信号。第三时脉信号CLK3与第四时脉信号CLK4的频 率与责任周期比皆为第一时脉信号CLK1的二分之一，且第三时脉信号CLK3 的脉波致能时间与第一时脉信号CLK1中排列序号为奇数的脉波的脉波致能时 间相同，而第四时脉信号CLK4的脉波致能时间与第一时脉信号CLK1中排列序号为偶数的脉波的脉波致能时间相同。
第五时脉信号CLK5与第六时脉信号CLK6的频率与责任周期比皆为第二 时脉信号CLK2的二分之一，且第五时脉信号CLK5的脉波致能时间与第二时 脉信号CLK2中排列序号为奇数的脉波的脉波致能时间相同，而第六时脉信号 CLK6的脉波致能时间与第二时脉信号CLK2中排列序号为偶数的脉波的脉波 致能时间相同。Voutl、 Vout2、 Vout3以及Vout4则分别表示第一输出信号、 第二输出信号、第三输出信号以及第四输出信号。
至于第四移位暂存装置1040以后的各级移位暂存装置所接收的时脉信号 类别，则自第五移位暂存器(未绘示)开始，依序按照第一移位暂存装置1010、 第二移位暂存装置1020、第三移位暂存装置1030以及第四移位暂存装置1040 所接收的时脉信号类别，以每四个移位暂存装置为一个循环的方式来各自接收 其所需要的时脉信号，在此不再赘述。值得一提的是，在每一级移位暂存装置 中所需要的控制脉波CP可以直接采用下一级移位暂存装置所输出的输出信号， 不需额外设计。
为了说明的方便，以上各实施例中的开关皆是以N型非晶硅薄膜晶体管来 实施，这是先假设使用者欲运用本发明于玻璃板上，但在其他并非严格限制需 使用非晶硅薄膜晶体管的环境之下，上述各实施例中的开关可以用一般的N型 金属氧化物半导体晶体管(N-type metal-oxide-semiconductor transistor)来实施。
纵上所述，本发明因采用特定的晶体管(非晶硅薄膜晶体管)耦接关系，避 开传统的反相器电路结构，并搭配数个特定的时脉来控制这些非晶硅薄膜晶体 管的启闭状态，达到既可位移输入信号，又可避免非晶硅薄膜晶体管的栅极长 时间受偏压的效果。因此本发明不仅使得非晶硅薄膜晶体管中的非晶硅薄膜不 易劣化，提升非晶硅薄膜晶体管的可靠度，也使得非晶硅薄膜晶体管的临界电 压飘移现象可以减到最低，进而使得输出电压可以完全充电。再者，本发明的 移位暂存器及其移位暂存装置还可以长时间地使用。
另外，本发明的移位暂存装置由于仅需6个晶体管即可工作，因此布局简 单，改善了先前专利US6064713、 US5105187、 US5410583、 US6300928以及 US6970530等回路复杂的共同缺点，且本发明的移位暂存器及其移位暂存装置 大幅降低了非晶硅薄膜晶体管的偏压时间，提高了非晶硅薄膜晶体管的可靠度，改善了先前专利US7038653、 US5222082、 US6690347以及US6970530等
总是至少有一个非晶硅薄膜晶体管被长时间偏压的共同缺点。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本 领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善， 因此本发明的保护范围当以权利要求书所界定的为准。
权利要求
1.一种移位暂存装置，包括一预充电电路，用以分别依据一第一时脉信号与一第二时脉信号取样一输入信号，以分别产生一第一充电信号与一第二充电信号；一上拉电路，耦接该预充电电路，用以接收一第三时脉信号与该第一充电信号，据以输出一输出信号；以及一下拉电路，耦接该预充电电路与该上拉电路，用以接收一第四时脉信号与该第二充电信号，据以决定是否将该输出信号耦接至一共同电位，其中该输入信号、该第一时脉信号以及该第二时脉信号在一第一期间致能，该第三时脉信号在一第二期间致能，该第四时脉信号在一第三期间致能，且该第二期间在该第一期间之后，该第三期间在该第二期间之后。
2. 如权利要求l所述的移位暂存装置，其特征在于，该预充电电路包括 一第一开关，具有第一端、第二端以及控制端，该第一开关的第一端接收该输入信号，该第一开关的控制端接收该第一时脉信号，据以决定是否导通；一第一储能装置，具有第一端与第二端，该第一储能装置的第一端耦接该 第一开关的第二端，用以输出该第一充电信号，该第一储能装置的第二端耦接 该共同电位；一第二开关，具有第一端、第二端以及控制端，该第二开关的第一端接收 该输入信号，该第二开关的控制端接收该第二时脉信号，据以决定是否导通； 以及一第二储能装置，具有第一端与第二端，该第二储能装置的第一端耦接该 第二开关的第二端，用以输出该第二充电信号，该第二储能装置的第二端耦接 该共同电位。
3. 如权利要求2所述的移位暂存装置，其特征在于，该第一开关及该第二 开关各包括一 N型金属氧化物半导体晶体管，所述N型金属氧化物半导体晶体 管的其中一源/漏极作为该第一开关的第一端及第二开关的第一端，所述N型 金属氧化物半导体晶体管的另一源/漏极作为该第一开关的第二端及该第二幵 关的第二端，所述N型金属氧化物半导体晶体管的栅极作为该第一开关的控制端及该第二开关的控制端。
4. 如权利要求2所述的移位暂存装置，其特征在于，该第一开关及该第二开关各包括一 N型非晶硅薄膜晶体管，所述N型非晶硅薄膜晶体管的其中一源/漏极作为该第一开关的第一端及该第二开关的第一端，所述N型非晶硅薄膜晶体管的另一源/漏极作为该第一开关的第二端及该第二开关的第二端，所述N 型非晶硅薄膜晶体管的栅极作为该第一开关的控制端及该第二开关的控制端。
5. 如权利要求2所述的移位暂存装置，其特征在于，该第一储能装置及该 第二储能装置各包括一电容，所述电容的二端分别作为该第一储能装置的第一 端与第二端，以及分别作为该第二储能装置的第一端与第二端。
6. 如权利要求l所述的移位暂存装置，其特征在于，该上拉电路包括 一第三开关，具有第一端、第二端以及控制端，该第三开关的第一端耦接该预充电电路，用以接收该第一充电信号，该第三开关的控制端接收该第三时 脉信号，据以决定是否导通；以及一第四开关，具有第一端、第二端以及控制端，该第四开关的第一端接收 该第三时脉信号，该第四开关的控制端耦接该第三开关的第二端，且该第四开 关依据其控制端所接收的信号而决定是否输出该第三时脉信号，以形成该输出 信号。
7. 如权利要求6所述的移位暂存装置，其特征在于，该第三开关及该第四 开关各包括一 N型金属氧化物半导体晶体管，所述N型金属氧化物半导体晶体 管的其中一源/漏极作为该第三开关的第一端及该第四开关的第一端，所述N 型金属氧化物半导体晶体管的另一源/漏极作为该第三开关的第二端及该第四 开关的第二端，所述N型金属氧化物半导体晶体管的栅极作为该第三开关的控 制端及该第四开关的控制端。
8. 如权利要求6所述的移位暂存装置，其特征在于，该第三开关及该第四 开关各包括一N型非晶硅薄膜晶体管，所述N型非晶硅薄膜晶体管的其中一源 /漏极作为该第三开关的第一端及该第四开关的第一端，所述N型非晶硅薄膜 晶体管的另一源/漏极作为该第三开关的第二端及该第四开关的第二端，所述N 型非晶硅薄膜晶体管的栅极作为该第三幵关的控制端及该第四开关的控制端。
9. 如权利要求6所述的移位暂存装置，其特征在于，该上拉电路还包括一第三储能装置，具有第一端与第二端，该第三储能装置的第一端耦接该 第四开关的控制端，该第三储能装置的第二端耦接该第四开关的第二端。
10. 如权利要求9所述的移位暂存装置，其特征在于，该第三储能装置包括一电容，该电容的二端分别作为该第三储能装置的第一端与第二端。
11. 如权利要求l所述的移位暂存装置，其特征在于，该下拉电路包括 一第五开关，具有第一端、第二端以及控制端，该第五开关的第一端耦接该预充电电路，用以接收该第二充电信号，该第五开关的控制端接收该第四时 脉信号，据以决定是否导通；以及一第六开关，具有第一端、第二端以及控制端，该第六开关的第一端耦接 该第四开关的第二端，该第六开关的第二端耦接该共同电位，该第六开关的控 制端耦接该第五开关的第二端，且该第六开关依据其控制端所接收的信号而决 定是否导通，以将该输出信号耦接至该共同电位。
12. 如权利要求11所述的移位暂存装置，其特征在于，该第五开关及该第 六开关各包括一 N型金属氧化物半导体晶体管，所述N型金属氧化物半导体晶 体管的其中一源/漏极作为该第五开关的第一端及该第六开关的第一端，所述N 型金属氧化物半导体晶体管的另一源/漏极作为该第五开关的第二端及该第六 开关的第二端，所述N型金属氧化物半导体晶体管的栅极作为该第五开关的控制端及该第六开关的控制端。
13. 如权利要求11所述的移位暂存装置，其特征在于，该第五开关及该第 六开关各包括一 N型非晶硅薄膜晶体管，所述N型非晶硅薄膜晶体管的其中一 源/漏极作为该第五幵关的第一端及该第六开关的第一端，所述N型非晶硅薄 膜晶体管的另一源/漏极作为该第五开关的第二端及该第六开关的第二端，所述 N型非晶硅薄膜晶体管的栅极作为该第五开关的控制端及该第六开关的控制顿。
14. 如权利要求11所述的移位暂存装置，其特征在于，该下拉电路还包括 一第四储能装置，具有第一端与第二端，该第四储能装置的第一端耦接该第六开关的控制端，该第四储能装置的第二端耦接该共同电位。
15. 如权利要求14所述的移位暂存装置，其特征在于，该第四储能装置包 括一电容，该电容的二端分别作为该第四储能装置的第一端与第二端。
16.如权利要求1所述的移位暂存装置，其特征在于，该第三时脉信号为该 第一时脉信号的反向信号，而该第二时脉信号与该第四时脉信号的频率与责任 周期比皆为该第一时脉信号的二分之一。
17.如权利要求1所述的移位暂存装置，其特征在于，还包括一缓冲电路，耦接该上拉电路与该下拉电路的一共用节点，该共用节点用 以输出该输出信号，而该缓冲电路用以传送该输出信号，并保持该共用节点呈 现非浮接状态。
18. 如权利要求n所述的移位暂存装置，其特征在于，该缓冲电路包括一偏压调节电路，耦接该共用节点，用以依据该输出信号而产生一偏压信号；以及一第一开关，具有第一端、第二端以及控制端，该第一开关的第一端耦接 该共用节点，该第一开关的第二端耦接该共同电位，该第一开关的控制端接收 该偏压信号，据以决定导通程度。
19. 如权利要求18所述的移位暂存装置，其特征在于，该偏压调节电路包括一第一阻抗，具有第一端与第二端，该第一阻抗的第一端耦接一电源电压；一第二阻抗，具有第一端与第二端，该第二阻抗的第一端耦接该第一阻抗的第二端，该第二阻抗的第二端耦接该共同电位；一第三阻抗，该第三阻抗的其中一端耦接该共同电位；以及 一第二开关，具有一第一端、 一第二端以及一控制端，该第二开关的第一端耦接该第三阻抗的另一端，该第二开关的控制端耦接该共用节点，用以依据该输出信号而决定是否导通，而该第二开关的第二端耦接该第二阻抗的第一端，用以输出该偏压信号。
20. 如权利要求19所述的移位暂存装置，其特征在于，该第一开关及该第 二开关各包括一 N型金属氧化物半导体晶体管，所述N型金属氧化物半导体晶 体管的其中一源/漏极作为该第一开关的第一端及该第二开关的第一端，所述N 型金属氧化物半导体晶体管的另一源/漏极作为该第一开关的第二端及该第二 开关的第二端，所述N型金属氧化物半导体晶体管的栅极作为该第一开关的控 制端及该第二开关的控制端。
21. 如权利要求19所述的移位暂存装置，其特征在于，该第一开关及该第 二开关各包括一 N型非晶硅薄膜晶体管，所述N型非晶硅薄膜晶体管的其中一 源/漏极作为该第一开关的第一端及该第二开关的第一端，所述N型非晶硅薄 膜晶体管的另一源/漏极作为该第一开关的第二端及该第二开关的第二端，所述 N型非晶硅薄膜晶体管的栅极作为该第一开关的控制端及该第二开关的控制 端。
22. 如权利要求1所述的移位暂存装置，其特征在于，还包括 一第一缓冲电路，该第一缓冲电路耦接该上拉电路与该下拉电路的一共用节点，该共用节点用以输出该输出信号，而该第一缓冲电路用以缓冲并增强该 输出信号的驱动能力。
23. 如权利要求22所述的移位暂存装置，其特征在于，该第一缓冲电路包括一第一开关，具有第一端、第二端以及控制端，该第一开关的第一端耦接 一电源电压，该第一开关的控制端接收该输出信号，据以决定是否导通，该第 一开关的第二端作为该第一缓冲电路的输出端；一储能装置，具有第一端与第二端，该储能装置的第一端耦接该第一开关 的控制端，该储能装置的第二端耦接该第一开关的第二端；以及一第二开关，具有第一端、第二端以及控制端，该第二开关的第一端耦接该第一开关的第二端，该第二开关的第二端耦接该共同电位，该第二开关的控 制端接收一控制脉波，据以决定是否导通，其中该控制脉波的上升缘为该输出 信号的下降缘。
24. 如权利要求23所述的移位暂存装置，其特征在于，该第一开关及该第 二开关各包括一 N型金属氧化物半导体晶体管，所述N型金属氧化物半导体晶 体管的其中一源/漏极作为该第一开关的第一端及该第二开关的第一端，所述N 型金属氧化物半导体晶体管的另一源/漏极作为该第一开关的第二端及该第二 开关的第二端，所述N型金属氧化物半导体晶体管的栅极作为该第一开关的控 制端及该第二开关的控制端。
25. 如权利要求23所述的移位暂存装置，其特征在于，该第一开关及该第 二开关各包括一 N型非晶硅薄膜晶体管，所述N型非晶硅薄膜晶体管的其中一源/漏极作为该第一开关的第一端及该第二开关的第一端，所述N型非晶硅薄膜晶体管的另一源/漏极作为该第一开关的第二端及该第二开关的第二端，所述N型非晶硅薄膜晶体管的栅极作为该第一开关的控制端及该第二开关的控制 端。
26. 如权利要求23所述的移位暂存装置，其特征在于，该储能装置包括一 电容，该电容的二端分别作为该储能装置的第一端与第二端。
27. 如权利要求23所述的移位暂存装置，其特征在于，还包括 一第二缓冲电路，该第二缓冲电路耦接该第一缓冲电路的输出端，用以保持该第一缓冲电路的输出端呈现非浮接状态。
28. 如权利要求27所述的移位暂存装置，其特征在于，该第二缓冲电路包括一偏压调节电路，耦接该第一缓冲电路的输出端，用以依据该第一缓冲电 路的输出而产生一偏压信号；以及一第三开关，具有第一端、第二端以及控制端，该第三开关的第一端耦接 该第一缓冲电路的输出端，该第三开关的第二端耦接该共同电位，该第三开关的控制端接收该偏压信号，据以决定导通程度。
29. 如权利要求28所述的移位暂存装置，其特征在于，该偏压调节电路包括一第一阻抗，具有第一端与第二端，该第一阻抗的第一端耦接该电源电压； 一第二阻抗，具有第一端与第二端，该第二阻抗的第一端耦接该第一阻抗的第二端，该第二阻抗的第二端耦接该共同电位；一第三阻抗，该第三阻抗的其中一端耦接该共同电位；以及 一第四开关，具有第一端、第二端以及控制端，该第四开关的第一端耦接该第三阻抗的另一端，该第四开关的控制端耦接该第一缓冲电路的输出端，用以依据该第一缓冲电路的输出而决定是否导通，而该第四开关的第二端耦接该第二阻抗的第一端，用以输出该偏压信号。
30. 如权利要求29所述的移位暂存装置，其特征在于，该第三开关及该第 四开关各包括一 N型金属氧化物半导体晶体管，所述N型金属氧化物半导体晶 体管的其中一源/漏极作为该第三开关的第一端及该第四开关的第一端，所述N型金属氧化物半导体晶体管的另一源/漏极作为该第三开关的第二端及该第四开关的第二端，所述N型金属氧化物半导体晶体管的栅极作为该第三开关的控 制端及该第四开关的控制端。
31. 如权利要求29所述的移位暂存装置，其特征在于，该第三开关及该第 四开关各包括一N型非晶硅薄膜晶体管，所述N型非晶硅薄膜晶体管的其中一 源/漏极作为该第三开关的第一端及该第四开关的第一端，所述N型非晶硅薄 膜晶体管的另一源/漏极作为该第三开关的第二端及该第四开关的第二端，所述 N型非晶硅薄膜晶体管的栅极作为该第三开关的控制端及该第四开关的控制4山怖。
32. —种移位暂存器，包括一第一移位暂存装置，接收一输入信号、并依据一第一时脉信号、 一第二 时脉信号、 一第三时脉信号以及一第四时脉信号而位移该输入信号，以产生一第一输出信号；以及一第二移位暂存装置，接收该第一输出信号，并依据该第一时脉信号、该 第二时脉信号、 一第五时脉信号以及一第六时脉信号而位移该第一输出信号， 以产生一第二输出信号。
33. 如权利要求32所述的移位暂存器，其特征在于，该第一时脉信号与该 第二时脉信号互为反向信号，该第三时脉信号与该第四时脉信号的频率与责任 周期比皆为该第一时脉信号的二分之一，且该第三时脉信号的脉波致能时间与 该第一时脉信号中排列序号为奇数的脉波的脉波致能时间相同，而该第四时脉 信号的脉波致能时间与该第一时脉信号中排列序号为偶数的脉波的脉波致能 时间相同，该第五时脉信号与该第六时脉信号的频率与责任周期比皆为该第二 时脉信号的二分之一，且该第五时脉信号的脉波致能时间与该第二时脉信号中 排列序号为奇数的脉波的脉波致能时间相同，而该第六时脉信号的脉波致能时 间与该第二时脉信号中排列序号为偶数的脉波的脉波致能时间相同。
全文摘要
本发明公开了一种移位暂存器及其移位暂存装置。此移位暂存器包括多个移位暂存装置，每一移位暂存装置包括预充电电路、上拉电路、下拉电路。预充电电路用以分别依据第一时脉信号与第二时脉信号取样输入信号，以分别产生第一充电信号与第二充电信号。上拉电路耦接预充电电路，用以接收第三时脉信号与第一充电信号，据以输出输出信号。下拉电路耦接预充电电路与上拉电路，用以接收第四时脉信号与第二充电信号，据以决定是否将输出信号耦接至共同电位。本发明可避免非晶硅薄膜晶体管的栅极长时间受偏压而造成非晶硅薄膜劣化，提升非晶硅薄膜晶体管的可靠度，进而增加整体电路的稳定度。
文档编号G11C19/00GK101308705SQ20071010633
公开日2008年11月19日 申请日期2007年5月15日 优先权日2007年5月15日
发明者刘晋炜, 戴亚翔 申请人:中华映管股份有限公司