专利名称：无隔绝的实体电路烧录系统及实体电路烧录器的制作方法
技术领域：
本发明涉及一种实体电路烧录器，更特别的是本发明涉及一种无隔绝的实体电路烧录系统。
背景技术：
存储器一般而言会用来存放提供给微处理器或微控制器来执行命令的固件程序码。当储存有固件程序码的存储器固定安装或焊接于特殊应用的电路板或电脑主机板时， 且需要进行更新时，使用者倾向于让存储器在不需要从其载体移除或解除焊接的情形下进行固件更新。实体电路烧录器(in-circuit programmer)可以直接在系统(或电路)中， 对存储器进行固件程序烧录的工作，因此被广泛地使用。图1显示公知实体电路烧录系统(in-circuit programming system)的系统方框图。如图1所示，实体电路烧录系统包含一实体电路烧录器(in-circuit programmer) 100， 具有一串行通信接口 160，如USB接口，以从一主机电脑(未显示)接收固件程序码。实体电路烧录系统100更包含一微控制器(microcontroller) 104，用以解析固件程序码、检查固件程序码的内容，将固件程序码转译成能够进行烧录的数据信号以便烧录到存储器 124中。欲烧录的数据信号会传送至具有较强驱动能力的输出缓冲器102中，使得当实体电路烧录器准许对存储器1 进行烧录时，输出缓冲器102能够输出数据信号至一周边接口总线130。实体电路烧录器100经由周边接口总线130连接至一应用板(application board) 120。应用板120可为一电脑主机板(computer mainboard)，并且周边接口总线130 根据所使用的存储器1 可为串行接口总线(SPI，Microwire等)或并行接口总线。应用板120上安装一个总线控制器(bus controller) 140以及存储器124。总线控制器140设定为经由一系统总线135存取存储器124，以便抓取应用程序码以及在应用程序码的有效生命周期内让所抓取的程序码得以执行。图2为当应用板120电源关闭时的实体电路烧录系统的系统方框图。需注意的是在整份说明书中，相似的元件以相同的元件编号来标示。如图2所示，一第一 RC滤波器组 202设置于实体电路烧录器100内部且经由节点A连接于输出缓冲器102及存储器124的一输入/输出接脚1241之间，以移除输出缓冲器所输出的信号的噪声以及保护实体电路烧录器100避免短路。此外，一第二 RC滤波器组204设置于系统总线135尚且连接于存储器 124的输入/输出接脚1241及总线控制器140的一输入/输出接脚1401之间，以便在应用板120运作时移除在系统总线135上传输的信号的噪声。当应用板120电源关闭时，系统总线135会为实体电路烧录器100所专用。在这种情形下，实体电路烧录器100必须提供应用电压Vccl给应用板120上的存储器IM来进行烧录。由实体电路烧录器100所提供的电源通常会通过使用二极管或金属氧化物半导体场效应晶体管(MOSFET)来将存储器IM 与应用板120的其他元件隔绝，其中二极管或金属氧化物半导体场效应晶体管位于存储器 124与应用板120的其他元件之间，使得实体电路烧录器100不会提供电源给应用板120的所有元件。需注意的是为了确保可靠的通信，实体电路烧录器100或存储器IM的高阶输出电压(信号)(Voh)必须永远大于实体电路烧录器100或存储器124的高阶输入电压(信号)(Vih)，其对于将信号接收装置切换至一高状态而言为必要的条件。信号传送装置的高阶输出信号(Voh)的电压电平在某些电流状况下，会根据缓冲器(例如输出缓冲器10 或存储器1 的缓冲器)的能力来驱动其输出至信号接收装置的电源供应电平。高阶输入信号(Vih)的电压电平会根据信号接收装置的电源供应电平与输入触发来决定(通常在CMOS 相容的装置中Vih = Vccl*0. 7V)。在存储器写入程序中，实体电路烧录器100的输出缓冲器10 设定为提供烧录至存储器124的数据信号，并且以数据信号的高阶输出电压的最低值来进行烧录，其中数据信号的高阶输出电压的最低值大于存储器1 所欲解码的高阶输出电压。实体电路烧录器100更包含一输入缓冲器102b，用以在存储器读取程序中自存储器124的输出接收数据信号。实体电路烧录器100的高阶输出信号(Voh)必须永远大于存储器124的高阶输入信号(Vih)，并且存储器124的高阶输出信号(Voh)必须永远大于实体电路烧录器100的高阶输入信号(Vih)。静电放电二极管(electrostatic discharge diode,ESD diode)D21与D22与D22设计于总线控制器140中来保护总线控制器的输入缓冲器与输出缓冲器避免受到静电电荷的损害。当实体电路烧录器100或存储器2M将在系统总线135上传送的信号驱动为高电平时，一个相当大的漏电流(leakage current) Il 会经由总线释放，使得高阶输出电压Voh下降。当应用板120电源关闭时且假设实体电路烧录器100供应给输出缓冲器10 以及给存储器124的应用电压Vccl为3. 3V，且存储器 124与总线控制器140之间的第二 RC滤波器组250的电阻值为33 Ω，存储器224的高阶输入电压Vih为VcclXO. 7 = 3. 3X0. 7 = 2. 31V,因此漏电流Il的最小值为(2. 3-0. 7)/33 =50mA，其中0.7V为静电放电二极管D21与D22的导通电压。在这种情形下，供应给内部的输出缓冲器10 以及给存储器124的应用电压Vccl越高，存储器124的高阶输入电压 Vih也会越高。因此，实体电路烧录器100的高阶输出电压Voh也必须提高，使得漏电流也随着上升。相同的，在存储器读取程序中，实体电路烧录器100的输入缓冲器102b也由电压Vccl所驱动且存储器的高阶输出电压的最低值需要大于高阶输入电压Vih 3. 3X0. 7 = 2.31V。由于存储器124的缓冲器(未显示)的驱动能力一般而言相当薄弱，且无法在大漏电流的情形下提供2. 31V的高阶输出电压，而使得实体电路烧录器100与存储器IM之间的通信经常中断(存储器124的高阶输出电压Voh小于实体电路烧录器100的高阶输入电压Vih)。同时，注入总线控制器140的漏电流Il会损害总线控制器140，造成设计上的不便与使用上的风险。 图3为当应用板120电源启动时的实体电路烧录系统的系统方框图。如图3所示， 当应用板120电源启动时，存储器IM会由应用板120来电源驱动。实体电路烧录器100会发出一复位(reset)信号Sr至总线控制器140以停止总线控制器的输入/输出接脚1401 与存储器1 之间的通信，并且将总线控制器140的输入/输出接脚固定于一个已知且稳定的状态下。在复位的状态下，总线控制器140的输入/输出接脚1401会根据控制器的设计被驱动为高阻抗(未驱动或浮接)或低阻抗(驱动为低或驱动为高)。若总线控制器140 的输入/输出接脚1401切换至高阻抗，那么实体电路烧录器100与存储器IM可以安全的通信而不会有任何的冲突的可能性。然而，总线控制器140的输入/输出接脚1401经常驱动为高阻抗以减少电源消耗噪声。因此，总线控制器140的输入/输出接脚1401的系统总线信号会选择性地由总线控制器140驱动为高或驱动为低。实体电路烧录器100的输出缓冲器10 设定为在存储器写入程序中，提供烧录至存储器IM的数据信号以及提供一个高阶输出电压Voh或低阶输出电压Vol给存储器124。输入缓冲器102b用来在存储器读取程序中，利用高阶输入电压Vih与低阶输入电压Vi 1条件自存储器IM接收数据信号。当存储器1 的输入/输出接脚或实体电路烧录器100在节点A输出一高阶输出信号Voh，并且总线控制器140的输入/输出接脚1401输出一低阶输出信号，一个大漏电流Il会产生且流经第二 RC滤波器组204且注入总线控制器140。当存储器124的输入/输出接脚或实体电路烧录器100在节点A输出一低阶输出信号，并且总线控制器140的输入/输出接脚 1401输出一高阶输出信号，一个大漏电流Il会产生且流经第二 RC滤波器组204且注入实体电路烧录器100或存储器124。如同图2的例子一样，图3的例子也会承受存储器124的缓冲器的驱动能力薄弱而造成实体电路烧录器100与存储器IM之间的通信中断的问题， 以及注入总线控制器140的漏电流Il会损害总线控制器140的风险。图4为具有隔绝的公知实体电路烧录系统的系统方框图。为了避免漏电流Il注入总线控制器140，在系统总线135上设置了一个隔绝电路(isolation circuit) 402，其由金属氧化物半导体场效应晶体管(MOSFET)或开关所组成，且用来将总线控制器140与存储器IM及实体电路烧录器100隔离开来。并且隔绝电路402切换为开路(OPEN)状态，借此消除漏电流II。在这种情形下，系统总线135在存储器与烧录器侧会驱动为高阻抗状态。 虽然图4所示的具有隔绝的实体电路烧录系统可以有效的消除漏电流并且确保存储器IM 及实体电路烧录器100之间的良好通信，其会造成应用板120的成本大幅增加。
发明内容
因此申请人提出一种无隔绝的实体电路烧录系统，其可在不需要在应用板上设置隔绝电路的情形下消除漏电流，并且降低存储器的高阶输入电压的条件。本发明可以满足这些要求。因此，本发明的一目的在于提供一种不需要在用板上安装隔绝电路的实体电路烧录系统，以在系统总线上提供高阻抗和消除总线控制器中的漏电流。本发明的另一目的在于提供一种实体电路烧录系统，具有一实体电路烧录器，该实体电路烧录器包含一内部输入电平移位器以调整实体电路烧录器的高阶输入电压条件， 以便对一个相当微弱的存储器的高阶输出电压进行解码，以确保存储器与实体电路烧录器之间的可靠与有效率的通信。本发明的又一目的在于提供一种实体电路烧录系统，具有一实体电路烧录器，该实体电路烧录器包含一强大的烧录缓冲器，用以确保即使在大漏电流的情况下仍然有高阶输出电压，使得能够提供最大的电源给存储器来进行烧录。根据本发明的一实施方式，其提供一个无隔绝的实体电路烧录系统。该系统包含一实体电路烧录器，以及一应用板，经由一周边接口总线连接至实体电路烧录器，且具有一总线控制器与一存储器，其中总线控制器经由一系统总线连接至存储器。实体电路烧录器包含一漏电流放电电路，连接至总线控制器，以便将由存储器或实体电路烧录器流向总线控制器的漏电流绕道，而流经其中。在实施例中，实体电路烧录器更包含一输出缓冲器，用以输出欲烧录至存储器的数据信号，并且该输出缓冲器的驱动能力足够强大来驱动实体电路烧录器来完成对存储器的写入运作，并且漏电流自实体电路烧录器的输出缓冲器流入漏电流放电电路。在实施例中，实体电路烧录器更包含一输入电平移位器，用以自存储器接收数据信号，并且该输入电平移位器设定为调整实体电路烧录器的高阶输入电压来对一个相当微弱的存储器的高阶输出电压进行解码。在实施例中，实体电路烧录器更包含一微控制器，设定为调整存储器的电源供应， 以便将存储器的高阶输入电压条件与存储器的高阶输出电压进行最佳化。在实施例中，实体电路烧录器更包含至少一个模拟-数字转换器，用以测量实体电路烧录器或存储器的高阶输出电压的数值，并且该微控制器设定为根据模拟-数字转换器的测量结果调整存储器的电源供应，以便将存储器的高阶输入电压条件与存储器的高阶输出电压进行最佳化。在实施例中，实体电路烧录器更包含至少一个模拟-数字转换器，用以测量实体电路烧录器或存储器的高阶输出电压的数值，并且该微控制器设定为根据模拟-数字转换器的测量结果调整实体电路烧录器的高阶输入电压条件。在实施例中，实体电路烧录器更包含至少一个模拟-数字转换器，用以测量总线控制器的一输入/输出接脚的电压的数值，并且该微控制器设定为控制该漏电流放电电路的切换运作。然而，需注意的是周边接口总线的每个信号线必须具备一个模拟-数字转换器， 以测量信号线上的电压数值或是信号线上传送的信号的信号强度。在实施例中，该漏电流放电电路包含一第一开关，连接于该总线控制器的一输入/ 输出接脚以及该实体电路烧录器的一接地端之间，并且当该第一开关导通时，漏电流会经过该第一开关。在实施例中，该漏电流放电电路包含一第二开关，连接至该第一开关，并且当该第二开关导通时，漏电流会经过该第二开关。根据本发明的一实施方式，其提供一个无隔绝的实体电路烧录器。该实体电路烧录器经由一周边接口总线连接至一应用板，其中该应用板具有一总线控制器与一存储器， 并且该总线控制器经由一系统总线连接至该存储器。该实体电路烧录器包含一微控制器， 其设定为调整存储器的电源供应Vccl，以便将存储器的高阶输入电压条件与存储器的高阶输出电压进行最佳化；调整施加于实体电路烧录器的输出缓冲器的应用电压Vcc2，以便将烧录器的高阶输出电压最佳化；调整施加于实体电路烧录器的输入电平移位器的应用电压 Vcc3,以便烧录器的高阶输入电压最佳化；以及调整施加于一漏电流放电电路内的晶体管开关的应用电压Vcc4，以便将电流放电最佳化。该实体电路烧录器更包含一漏电流放电电路，其由微控制器所控制且连接至总线控制器，用以将自该存储器或该实体电路烧录器流向总线控制器的漏电流绕道，而流经其中。综合上述，本发明可避免漏电流注入应用板上的总线控制器来损害总线控制器。 再者，能够将用来内部烧录的存储器电源供应最佳化并将电流漏失最小化。最后，实体电路烧录器的输出缓冲器设定为具有强大的驱动能力以便提供一个充足的实体电路烧录器的高阶输出电压。
前述说明以及本发明的其他特点与优点将通过下面说明参考附图而得到最佳的了解，其中图1为显示公知实体电路烧录系统的系统方框图；图2为显示当应用板电源关闭时的实体电路烧录系统的系统方框图，用以说明烧录运作；图3为显示当应用板电源启动时的实体电路烧录系统的系统方框图，用以说明烧录运作；图4为显示公知具有隔绝的实体电路烧录系统的系统方框图；图5为显示本发明的实体电路烧录系统的系统方框图；图6为显示本发明的实体电路烧录系统的详细电路的系统方框图；图7为显示当应用板电源关闭时本发明的实体电路烧录系统的系统方框图，用以说明存储器写入运作；图8为显示当应用板电源关闭时本发明的实体电路烧录系统的的系统方框图，用以说明存储器读取运作；以及图9为显示当应用板电源启动时本发明的实体电路烧录系统的系统方框图，用以说明烧录运作。上述附图中的附图标记说明如下100 公知实体电路烧录器120 应用板104 微控制器160:串行通信接口130:周边接口总线135 系统总线124 存储器140:总线控制器202 第一 RC滤波器组204 第二 RC滤波器组102a:输出缓冲器102b 输入缓冲器1241 存储器的输入/输出接脚1401 总线控制器的输入/输出接脚D21，D22 静电放电二极管Sr 复位信号402:隔绝电路500 本发明的实体电路烧录器520 应用板504 微控制器560:串行通信接口530:周边接口总线
535 系统总线524 存储器540 总线控制器502 输出缓冲器506:输入电平移位器508:漏电流放电电路510:电源供应控制电路550 =RC滤波器组602 第一 RC滤波器组604 第二 RC滤波器组606 第一模拟-数字转换器608 第二模拟-数字转换器Ql 第一开关Q2 第二开关5241 存储器的输入/输出接脚5401 总线控制器的输入/输出接脚5242 存储器的输入接脚5402 总线控制器的输入/输出接脚5243 存储器的输出接脚910 总线控制器的输出缓冲器
具体实施例方式体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的方式上具有各种的变化，其都不脱离本发明的范围，且其中的说明及附图在本质上当作说明之用，而非用以限制本发明。图5为显示根据本发明一较佳实施例的的实体电路烧录系统的示意图。如图5所示，本发明的实体电路烧录系统包含一实体电路烧录器500及一应用板520。实体电路烧录器500包含一串行通信接口 560，如一 USB接口以自一主机电脑接收固件程序码。实体电路烧录器500更包含一微控制器504以解析固件程序码、检查固件程序码的内容，将固件程序码转译成数据信号以便烧录到存储器5M中。欲烧录的数据信号会传送至具有较强的驱动能力的一输出缓冲器502，使得当实体电路烧录器500能够对存储器5M进行烧录时，输出缓冲器502能够输出数据至一周边接口总线530。实体电路烧录器500经由串行周边接口总线530连接至应用板520。应用板520可为一电脑主机板，且周边接口总线530可为一 SPI接口、Micr0Wire或任何接口。应用板520包含一总线控制器540及一存储器5M安装于其上。总线控制器540设定为用来经由一系统总线535存取存储器524。需注意的是一 RC滤波器组550设置于总线控制器540及存储器5 之间的系统总线535上，以便当应用板520运作时，移除在系统总线535上传送的信号的噪声。与图4的系统方框图相比较，值得注意的是图5的系统移除了图4的隔绝电路 402。取而代之的是图5的系统包含一漏电流放电电路508，设置于实体电路烧录器500中。漏电流放电电路508由金属氧化物半导体场效应晶体管所组成，以将原本注入总线控制器 540的漏电流绕道至漏电流放电电路508，使得漏电流可经由实体电路烧录器500内部的漏电流放电电路508释放，而非在应用板520电源关闭时经由静电放电二极管来释放，或是在应用板520电源启动时由总线控制器MO的输出缓冲器来释放，其中总线控制器MO的输出缓冲器经由总线控制器540而被驱动为高或低。再者，为了加强实体电路烧录器500的输出缓冲器502的驱动能力，输出缓冲器502选择为具有强大驱动能力以便确保在存储器写入运作时实体电路烧录器500具有一个高电平的输出电压Voh。此外，图4的输入缓冲器102b被一个输入电平移位器506取代以降低高阶输入电压Vih的要求，以及对一个相当微弱的存储器524的高阶输出电压Voh进行解码。借此，能够确保实体电路烧录器500的高阶输入电压Vih永远小于存储器524的高阶输出电压Voh。最后，当应用板520电源关闭时，由实体电路烧录器500提供至存储器524的应用电压(未显示于图5)会受到调节， 使得存储器5M的高阶输入电压Vih的条件永远小于实体电路烧录器500的高阶输入电压 Voh0实体电路烧录器500的强大输出缓冲器、实体电路烧录器500的高阶输入电压Vih的控制、存储器524的高阶输入电压Vih的控制，以及漏电流放电电路的组合消除了在应用板上设置一个隔绝电路的需求。此外，实体电路烧录器500包含一电源供应控制电路510，其设定为分别提供应用电压Vccl-Vcc4至存储器524、输出缓冲器502、输入电平移位器506、 以及漏电流放电电路508。实体电路烧录系统的详细电路以及运作将会在下述详细说明。图6为显示本发明的实体电路烧录系统的详细电路的系统方框图。需注意的是在整份说明书中，相似的元件以相同的元件编号来标示。如图6所示，存储器524的应用电压指定为第一应用电压Vccl，实体电路烧录器500的输出缓冲器502的应用电压指定为第二应用电压Vcc2，实体电路烧录器500的输入电平移位器506的应用电压指定为第三应用电压Vcc3，以及实体电路烧录器500的漏电流放电电路508的晶体管Q2的应用电压指定为第四应用电压Vcc4。实体电路烧录器500包含一输出缓冲器502以输出数据信号来经由周边接口总线530烧录至应用板520上的存储器524。总线控制器540经由系统总线535控制存储器524的存取。此外，实体电路烧录器500更包含一第一 RC滤波器组602，其经由节点A连接于输出缓冲器502以及存储器524的输入/输出接脚5241之间，以移除输出缓冲器502所输出信号的噪声以及保护输出缓冲器502避免短路，以及一第一模拟-数字转换器(ADC) 606，用以测量实体电路烧录器500的高阶输出电压Voh的数值，以微调存储器524 的输入/输出接脚5241的高阶输入电压Vih的条件，或者用以测量存储器的高阶输出电压 Voh的数值以微调存储器5M的高阶输出电压Voh的数值，以微调实体电路烧录器500的高阶输入电压Vih的条件。实体电路烧录器500更包含一第二模拟-数字转换器(ADC)608， 用以测量总线控制器540的输入/输出接脚MOl上的电压的数值，以及通过选择漏电流放电电路508的晶体管Ql与Q2来选择电流放电的方法。然而，需注意的是周边接口总线530 的每个信号线必须具有一个模拟-数字转换器来测量信号线上电压的数数值，或是测量在信号线上传输的信号的信号强度。此外，一第二 RC滤波器组604设置于存储器5 的输入/输出接脚5241 (经由节点A)以及总线控制器MO的输入/输出接脚MOl (经由节点B)，以移除在系统总线535上传送的信号的噪声。值得注意的是，一漏电流放电电路508设置于实体电路烧录器500中， 并且经由节点B连接至第二 RC滤波器组604及总线控制器540的输入/输出接脚5401。漏电流放电电路508包含MOSFET晶体管Q1，Q2，以准许漏电流传送至实体电路烧录器500的接地端(GND)或设置于实体电路烧录器500的电源端Vcc4。开关Q 1与Q2彼此互相串联， 其中第二开关Q2的源极连接至地，且第二开关Q2的漏极连接至节点B及第一开关Ql的源极。第一开关Ql的漏极连接至第四应用电压Vcc4。根据第二模拟-数字转换器608的测量，第二开关Q2(连接至实体电路烧录器的接地端GND)在应用板电源启动时或总线控制器 540的输入/输出接脚经由总线控制器540驱动为低时，会通过微控制器(未显示)导通， 以准许漏电流流经。根据第二模拟-数字转换器608的测量，第一开关Ql (连接至实体电路烧录器的电源端Vcc4)在应用板电源启动时或总线控制器540的输入/输出接脚经由总线控制器540驱动为高时，会通过微控制器(未显示)导通。如此总线控制器540变能够受到保护而不会受到漏电流Il所引起的损害。此外，图4的输入缓冲器102b由一输入电平移位器506所取代以降低实体电路烧录器500的高阶输入电压Vih的要求，以及对一个相当微弱的存储器5M的高阶输出电压Voh进行解码。借此能够确保实体电路烧录器500的高阶输入电压Vih永远小于存储器524的高阶输出电压Voh。最后，由实体电路烧录器500 提供至存储器524的应用电压Vcc 1会根据第一模拟-数字转换器606的指数来调节，使得存储器524的高阶输入电压Vih永远小于实体电路烧录器500的高阶输出电压Voh。烧录器的强大输出缓冲器、烧录器的高阶输入电压Vih的控制、存储器的高阶输入电压Vih的控制，以及漏电流放电电路的组合消除了在应用板上设置一个隔绝电路的需求。
图7为本发明的实体电路烧录系统的一系统方框图，用以描绘当应用板电源关闭时的存储器写入运作。如图7所示，第一 RC滤波器组602连接至存储器524的输入接脚 5242。施加到存储器524的第一应用电压Vccl选择为具有容许用来电源驱动存储器5 的最低电压，例如2. 7V。因此，存储器524的高阶输入电压Vih的条件为VcclXO. 7 = 2.7X0.7 = 1.89V。如此，存储器524的高阶输入电压Vih便会降低，使得存储器5 能够对一个相当微弱的实体电路烧录器500的高阶输出电压Voh进行解码。此外，通过设定输出缓冲器502为具有强大的驱动能力，输出缓冲器502能够输出大于1. 89V的高阶输出电压Voh，尽管有漏电流存在。通过在节点A上使用第一模拟-数字转换器606，实体电路烧录器500能够检查实体电路烧录器500的高阶输出电压Voh的实际电压电平。若实体电路烧录器500的高阶输出电压Voh远大于存储器524的高阶输入电压Vih，实体电路烧录器 500会增加存储器的电源供应Vccl以达到一个较佳的内部烧录以及较佳的防噪音能力。若实体电路烧录器500的高阶输出电压Voh小于存储器524的高阶输入电压Vih，那么实体电路烧录器500会增加输出缓冲器502的电源供应Vcc2以提升实体电路烧录器500的高阶输出电压Voh的电压电平，或是降低存储器5M的高阶输入电压Vih的条件，若电源供应 Vccl并非为最低值。为了避免漏电流经静电放电二极管D71，实体电路烧录器500的微控制器会将开关Q2导通使得节点B的电压为0V，且所有的漏电流会经由开关Q2传送至实体电路烧录器500的接地端GND。因此，漏电流Il会绕道而流经漏电流放电电路508而非流经静电放电二极管D71，借此保护总线控制器540避免被漏电流Il所损害。假设第一 RC滤波器组602的电阻为50 Ω，第二 RC滤波器组604的电阻为33 Ω，实体电路烧录器500的高阶输出电压Voh为2V且第一应用电压Vccl为2. 7V，使得存储器524的高阶输入电压Vih 为1.89V。漏电流Il为2/33 = 6011^且第二应用电压￥(^2为2￥+6011^\50 0 = 5V。此外， 为了简化起见，实体电路烧录器500的输入电平移位器506未显示于图7中。
图8为本发明的实体电路烧录系统的一系统方框图，用以描绘当应用板电源关闭时的存储器读取运作。第一 RC滤波器组602连接至存储器524的一输出接脚5243。与图 7所描述的写入程序相对照，在读取过程中施加至存储器524的第一应用电压Vccl设定为具有容许用来电源驱动存储器524的最高电压，例如3. 3V，以便增加存储器524的高阶输出电压Voh，例如2. 31V。然而，较高的存储器524的高阶输出电压Voh会导致大的漏电流。 通过在节点A上使用第一模拟-数字转换器606，实体电路烧录器500的微控制器能够检查存储器524的高阶输出电压Voh的实际输出电压电平，并且降低输入电平移位器506的电源供应Vcc3来降低实体电路烧录器500的高阶输入电压Vih的条件。这样能确保实体电路烧录器500的输入电平移位器506能够对一个相当微弱的存储器5M的高阶输出电压 Voh进行解码。若存储器524的高阶输出电压Voh远大于实体电路烧录器500的高阶输入电压Vih，那么实体电路烧录器500的微控制器会减少存储器524的电源供应Vccl来降低存储器524的高阶输出电压Voh并且降低经过第二 RC滤波器组604的漏电流II。为了避免漏电流Il经过总线控制器MO的静电放电二极管D71，实体电路烧录器500的微控制器会将开关Q2导通让节点B上的电压为0V，且所有的漏电流Il会经由开关Q2传送至实体电路烧录器500接地端GND。因此，漏电流Il会绕道而流经漏电流放电电路508而非流经静电放电二极管D71，借此保护总线控制器540避免被漏电流Il所损害。为了简化起见，实体电路烧录器500的输出缓冲器502未显示于图8中。图9为本发明的实体电路烧录系统的一系统方框图，用以描绘当应用板电源启动时的烧录运作。如图9所示，实体电路烧录器500会发出一复位信号Sr至总线控制器540 来停止总线控制器540与存储器5M之间的通信，且将总线控制器540的输入/输出接脚 M02的电平固定于一稳定的电平上。若总线控制器540的输入/输出接脚M02被驱动至高阻抗，那么实体电路烧录器500与存储器5M之间的通信不会有任何问题。流经第一 RC滤波器组的串联电阻的漏电流可由电源供应Vcc2与第一模拟-数字转换器606所测量到的电压之间的差距来测量出来。若是没有电流，那么实体电路烧录器500便知道总线控制器 540的输入/输出接脚M02为高阻抗。在复位状态下，总线控制器MO的输入/输出接脚 5402也可驱动为低阻抗。输入/输出接脚M02的电压电平根据输出缓冲器910可为高或低且在复位阶段会为固定。实体电路烧录器500因此可使用连接至节点B的第二模拟-数字转换器608以便测量总线控制器MO的输入/输出接脚M02的电压电平。实体电路烧录器500会驱动第一开关Ql，若总线控制器540的输入/输出接脚M02的电压电平为高， 或是驱动第二开关Q2，若总线控制器540的输入/输出接脚M02的电压电平为低。当存储器524的输入/输出接脚5243或实体电路烧录器500的输出缓冲器502的输入/输出接脚在节点A输出一高阶输出信号，且总线控制器540的输入/输出接脚M02在节点B输出一低阶输出信号，一漏电流Il会会产生且流经第二开关Q2。当存储器5M的输入/输出接脚5243或实体电路烧录器500的输出缓冲器502的输入/输出接脚在节点A输出一低阶输出信号，且总线控制器MO的输入/输出接脚M02在节点B输出一高阶输出信号，一漏电流Il会产生且经由第一开关Ql流入实体电路烧录器500或存储器524。通过使用漏电流放电电路508，漏电流Il可避免注入总线控制器540而损害总线控制器M0。综合上述，根据本发明的实体电路烧录系统的特征在于在实体电路烧录器中提供一个漏电流放电电路，用以将烧录过程中所产生的漏电流释放，借此避免漏电流注入应用板上的总线控制器来损害总线控制器。再者，实体电路烧录器包含一输入电平移位器，用以接收输入数据信号以及确保存储器的高阶输出电压Voh大于实体电路烧录器的高阶输入电压Vih。此外，实体电路烧录器设定为可调整存储器的电源供应，以便将实体电路烧录器的高阶输入电压Vih的条件根据实体电路烧录器的能力(也即高阶输出电压Voh的电压电平)来最佳化，而能够将用来内部烧录的存储器电源供应最佳化并将电流漏失最小化。最后，实体电路烧录器的输出缓冲器设定为具有强大的驱动能力以便提供一个充足的实体电路烧录器的高阶输出电压Voh。因此，本发明的实体电路烧录器能够消除漏电流并且节省应用板的成本，来提供一个有效率且可靠的存储器烧录运作。 本发明得由本领域技术人员任施匠思而为诸般修饰，然而都不脱如附权利要求所欲保护的范围。
权利要求
1.一种无隔绝的实体电路烧录系统，其包含一实体电路烧录器；以及一应用板，经由一周边接口总线连接至该实体电路烧录器且具有一总线控制器及一存储器，其中该总线控制器经由一系统总线连接至该存储器；其中该实体电路烧录器包含一漏电流放电电路，连接至该总线控制器，用以将自该存储器或该实体电路烧录器流向该总线控制器的一漏电流绕道，而流经其中。
2.如权利要求1所述的无隔绝的实体电路烧录系统，其中该实体电路烧录器包含一输出缓冲器，用以输出欲烧录至该存储器的数据信号，该输出缓冲器具有充足的驱动能力以驱动该实体电路烧录器以完成对该存储器的写入运作，并且该漏电流自该实体电路烧录器的输出缓冲器流向该漏电流放电电路。
3.如权利要求1所述的无隔绝的实体电路烧录系统，其中该实体电路烧录器包含一输入电平移位器，用以自该存储器接收数据信号，并且其中该输入电平移位器设定为调整实体电路烧录器的高阶输入电压的条件以解码一个相当微弱的该存储器的高阶输出电压。
4.如权利要求3所述的无隔绝的实体电路烧录系统，其中该实体电路烧录器包含一微控制器，其设定为调整该存储器的电源供应，以将该存储器的高阶输入电压的条件以及该存储器的高阶输出电压最佳化。
5.如权利要求4所述的无隔绝的实体电路烧录系统，其中该实体电路烧录器包含至少一个模拟-数字转换器，用以测量该实体电路烧录器或该存储器的一高阶输出电压的数值，并且该微控制器设定为根据该模拟-数字转换器的测量结果，调整该存储器的电源供应，以将该存储器的高阶输入电压的条件以及该存储器的高阶输出电压最佳化。
6.如权利要求4所述的无隔绝的实体电路烧录系统，其中该实体电路烧录器包含至少一个模拟-数字转换器，用以测量该实体电路烧录器或该存储器的一高阶输出电压的数值，并且该微控制器设定为根据该模拟-数字转换器的测量结果，调整该实体电路烧录器的高阶输入电压的条件。
7.如权利要求4所述的无隔绝的实体电路烧录系统，其中该实体电路烧录器包含至少一个模拟-数字转换器，用以测量该总线控制器的一输入/输出接脚的一电压的数值，并且该微控制器设定为控制该漏电流放电电路的切换运作。
8.如权利要求1所述的无隔绝的实体电路烧录系统，其中该漏电流放电电路包含一第一开关，连接于该总线控制器的一输入/输出接脚与该实体电路烧录器的一接地端之间， 并且当该第一开关导通时，该漏电流经过该第一开关。
9.如权利要求1所述的无隔绝的实体电路烧录系统，其中该漏电流放电电路包含一第二开关，连接于至该第一开关，并且当该第二开关导通时，该漏电流经过该第二开关。
10.一种无隔绝的实体电路烧录器，经由一周边接口总线连接至一应用板，其中该应用板具有一总线控制器与一存储器，并且该总线控制器经由一系统总线连接至该存储器，该实体电路烧录器包含一微控制器，设定为调整该存储器的电源供应，以将该存储器的高阶输入电压的条件以及该存储器的高阶输出电压最佳化；以及一漏电流放电电路，连接至该总线控制器，用以将自该存储器或该实体电路烧录器流向该总线控制器的一漏电流绕道，而流经其中。
全文摘要
本发明揭示一种无隔绝的实体电路烧录系统及实体电路烧录器，该烧录系统包含一实体电路烧录器及一应用板，该应用板经由一周边接口总线连接至该实体电路烧录器且具有一总线控制器及一存储器，其中该总线控制器经由一系统总线连接至该存储器，其中该实体电路烧录器包含一漏电流放电电路，连接至该总线控制器，用以将自该存储器或该实体电路烧录器流向该总线控制器的漏电流绕道，而流经其中。该实体电路烧录器也包含一输入电平移位器，用以自该存储器接收数据信号并且调整该实体电路烧录器的高阶输入电压，以便对来自存储器的任何微弱高阶输出电压进行解码，借此使得存储器的高阶输出电压大于实体电路烧录器的高阶输入电压。
文档编号G11C16/10GK102339642SQ20101050187
公开日2012年2月1日 申请日期2010年9月30日 优先权日2010年7月15日
发明者曹忠勇 申请人:岱镨科技有限公司