专利名称：配置状态可定制的可编程逻辑电路的制作方法
技术领域：
本发明涉及逻辑电路技术领域，是一种配置存储单元固化的定制可编程逻辑电路。
背景技术：
自20世纪70年代以来，随着微电子技术的发展，出现了各种类型的通用型可编程逻辑器件(PLD)。其中，以现场可编程逻辑门阵列(FPGA)应用较为广泛。用户可以通过软件对器件编程来实现所需的逻辑功能，而不必由自己设计和代工厂制作专用集成电路(ASIC) 芯片。FPGA是一种高密度的复杂PLD。它由许多独立的可编程逻辑模块、可编程互联和可编程输入/输出模块组成。逻辑模块之间以及与输入/输出模块间的连接通过可编程互联开关来实现。通过将配置码流下载到芯片中的配置存储单元控制可编程资源实现所需的逻辑功能。图1示出了常规PLD芯片100的框图。它包括可编程逻辑与互联资源105、可编程输入/输出模块110、输入/输出管脚115以及非易失性存储器120。非易失性存储器120 通常作为独立的集成电路芯片存在，例如EEPROM和Flash PROM等。当PLD芯片100上电时，将非易失性存储器120中预先下载的配置数据读入到可编程逻辑与互联资源105和可编程输入/输出模块110中的配置静态随机存取存储器(SRAM)内。图2中是现有技术6管SRAM单元电路200的原理图。它包括第一存取管210A、第二存取管210Ab，以及由反向器205A和205B组成的交叉耦合反向器对205。SRAM单元电路200的互补位线BL和BLb分别接到存取管210A和210Ab各自的漏极。SRAM单元电路 200的读/写使能端WREN接存取管210A和210Ab的栅极。当读/写使能端WREN有效时， 互补位线BL和BLb通过存取管210A和210Ab对交叉耦合反向器对205的互补节点CBIT 和CBIIl3进行存取。通常，FPGA芯片中提供给用户的内嵌存储器的存储单元电路利用双端口 SRAM实现。图3中是现有技术双端口 SRAM单元电路300的原理图。它包括第一存取管310A、第二存取管310Ab、第三存取管310B、第四存取管310Bb，以及由反向器305A和305B组成的交叉耦合反向器对305。双端口 SRAM单元电路300的第一对互补位线AL和AL_分别接到存取管310A和310Ab各自的漏极，第二对互补位线BL和BL_分别接到存取管310B和31(Bb 各自的漏极。双端口 SRAM单元电路300的第一读/写使能端WLA接存取管3IOA和3IOAb 的栅极，第二读/写使能端WLB接存取管310B和310 的栅极。当读/写使能端WLA有效时，互补位线AL和AL_通过存取管310A和310Ab对交叉耦合反向器对305的互补节点 CBIT和CBHb进行存取；当读/写使能端WLB有效时，互补位线BL和BL_通过存取管310B 和31(Bb对交叉耦合反向器对305的互补节点CBIT和CBITb进行存取。FPGA是超大规模集成电路VLSI技术和计算机辅助设计CAD技术发展融合的结果。 基于FPGA的应用电路设计不需再经流片，同时又有功能强大的EDA软件的支持。因此，与基于ASIC芯片设计相比产品研发周期大大缩短。而且在需要的量片数不大时，基于FPGA的应用电路设计与ASIC芯片设计相比还具有成本低的优势。FPGA的这些优点使得它广泛应用于计算机硬件、数据处理、工业控制、遥控遥测、智能仪表、广播电视、医疗器械和航空航天等诸多领域。但在一些应用场合，FPGA中的配置SRAM位状态易于被单粒子辐射后翻转。美国专利US7023744B1，名称为 RECONFIGURABLE SRAM-ROM CELL 的公开了一种配置SRAM状态可选择接固定电平或不接的电路。采用该电路使得可编程逻辑器件可以选择被掩膜编程成专用集成电路，同时又可以选择仍作为可编程逻辑器件进行测试，便于利用已有可编程逻辑器件测试资源对其进行测试，但由于该电路是在配置SRAM单元电路内增加了一个管子，而可编程逻辑器件的配置SRAM位数一般都在几十万到几百万以上，所以这样会增大可编程逻辑器件的芯片面积开销。
发明内容
本发明的目的是提供一种配置状态可定制的可编程逻辑电路，其配置存储单元固定为‘0’或‘1’的配置状态。相较于重新研发单独ASIC芯片，具有低成本，开发周期短等优点，且避免了普通FPGA在辐照条件下配置SRAM易翻转的不足。为达到上述目的，本发明的技术解决方案是一种配置状态可定制的可编程逻辑电路，包括η个配置SRAM单元电路、可编程资源、η个掩膜定制单元；其每个配置SRAM单元电路包括开关、第一反向器、第二反向器、掩膜定制单元；配置SRAM单元电路的位线BL接到开关的一端，开关的另一端接第一反向器的输入端、第二反向器的输出端、掩膜定制单元输入端和节点CBT0，第一反向器的输出端接第二反向器的输入端；并经掩膜定制单元通过定制有限层的金属掩膜层建立选择连接；读/写使能端RWO与开关栅极电连接；节点CBTO与可编程资源电连接；η个配置SRAM单元电路并列设置固化成阵列，其η个读/写使能端RW0、RW1、……、RWn分别对应的接到η个配置SRAM单元电路的开关的控制端；其η个节点CBTOXBTU……、CBTn提供η个配置位分别接到可编程资源；当η个读/写使能端RWO、RWl、……、Rffn分别有效时，位线BL分别通过η个开关对η对交叉耦合反向器对的η个节点CBTO、CBT1、……、CBTn进行存取，η个节点CBTO、CBTU……、CBTn分别通过η个掩膜定制单元选择接电源或地，实现配置SRAM固定为‘1’或‘0’的配置状态。所述的配置状态可定制的可编程逻辑电路，其η个配置SRAM单元电路的η对交叉耦合反向器对的相应于η个节点CBTO, CBTU……、CBTn的η个互补节点CBTbO,CBTbU……、CBTbn，除了电平取反外与η个节点CBTO、CBT1、……、CBTn可以等效替换，提供η个配置位分别接到可编程资源，以等效替换分别通过η个掩膜定制单元选择接电源或地，实现配置SRAM固定为‘1’或‘0’的配置状态。一种配置状态可定制的可编程逻辑电路，包括m个双端口 SRAM单元电路；其每个双端口 SRAM单元电路包括四个开关、一交叉耦合反向器对、二个读/写使能端、一掩膜定制单元；双端口 SRAM单元电路的第一对互补位线AL和AL_分别接到第一开关和第二开关的一端，第二对互补位线BL和BL_分别接到第三开关和第四开关的一端；第一开关的另一端、第三开关的另一端接第一反向器输入端、第二反向器输出端和掩膜定制单元输入端；第二开关的另一端、第四开关的另一端接第一反向器输出端和第二反向器输入端；m个双端口 SRAM单元电路的m个第一读/写使能端WLAO、WLAl、……、WLAm分别接到m个双端口 SRAM单元电路的第一开关和第二开关的控制端，m个第二读/写使能端WLB0、WLB1、……、WLaii分别接到m个双端口 SRAM单元电路的第三开关和第四开关的控制端；当m个第一读/写使能端WLAO、WLAl、……、WLAm分别有效时，互补位线AL和AL_分别通过m对第一开关和第二开关对交叉耦合反向器对的m个节点CBT0、CBT1、……、CBTm和其m个互补节点进行存取；当m个第二读/写使能端WLBO、WLBl、……、WLBm分别有效时，互补位线BL和BL_分别通过m对第三开关和第四开关对交叉耦合反向器对的m个节点
CBTO, CBTl、......、CBTm和其m个互补节点进行存取；m个节点CBTO, CBTl、......、CBTn分
别通过m个掩膜定制单元选择接电源或地，实现用户双端口 SRAM固定为‘1’或‘0’的配置状态。所述的配置状态可定制的可编程逻辑电路，其m个双端口 SRAM单元电路的m对交叉耦合反向器对的相应于m个节点CBTO, CBTU……、CBTm的m个互补节点CBTbO,CBTbU……、CBTbm除了电平取反外与m个节点CBT0、CBT1、……、CBTm可以等效替换，分别通过m个掩膜定制单元选择接电源或地，实现双端口 SRAM固定为‘1’或‘0’的配置状态。所述的配置状态可定制的可编程逻辑电路，其所述开关，为MOS管、传输门或门控器件其中之一。所述的配置状态可定制的可编程逻辑电路，其依需求定制FPGA芯片的流程包括步骤A)在FPGA上进行应用电路开发设计、仿真；B)将开发设计结果文件导出；C)根据B)步导出的结果文件，生成掩模编程脚本；D)利用生成的掩模编程脚本进行掩模编程，生成新的替换掩模层，并固化该设计；E)在FPGA上进行掩模层替换，合成新的流片掩模；F)使用新的流片掩模重新流片；G)最后，进行电路测试，合格的，定制完成。本发明的优点是开发周期短、成本低，且克服了普通FPGA在辐照条件下配置SRAM易翻转的问题。
图1是常规FPGA的原理图；图2是现有技术6管SRAM单元电路的原理图；图3是现有技术双端口 SRAM单元电路的原理图；图4是根据本发明的实施方案的包括η个配置SRAM单元电路410固化的阵列405的逻辑电路400的原理图；图5是根据本发明的实施方案的包括m个用户双端口 SRAM单元电路510固化的阵列500的原理6
图6是根据本发明的实施方案的用户需求定制FPGA芯片的流程图。
具体实施例方式为了帮助更好地理解本发明，下面将结合附图举例描述本发明的具体实施方案。参考图4，示出了根据本发明的实施方案的包括η个配置SRAM单元电路410固化的阵列405的逻辑电路400的原理图。逻辑电路400包括η个配置SRAM单元电路410、可编程资源415，以及η个掩膜定制单元440，其中，配置SRAM单元电路410包括存取管430、第一反向器420，以及第二反向器425，掩膜定制单元440是通过定制有限层的金属掩膜层建立选择连接，具体实现的方法是本领域普通技术人员所公知的技术。配置SRAM单元电路410的位线BL接到存取管430的漏极。存取管430的源极接第一反向器420的输入端和第二反向器425的输出端。第一反向器的420的输出端接第二反向器425的输入端。η个配置SRAM单元电路410固化的阵列405的η个读/写使能端RWO、RffU……> Rffn分别对应的接到η个配置SRAM单元电路410的存取管430的栅极。当η个读/写使能端RW0、RWU……、RWn分别有效时，位线BL分别通过η个存取管430对η对交叉耦合反向器对420
和425的η个节点CBTO、CBT1、......、CBTn进行存取。η个节点CBTO、CBT1、......、CBTn提
供η个配置位接到逻辑电路400的可编程资源415。η个节点CBTO、CBTU……、CBTn分别通过η个掩膜定制单元440选择接电源或地，实现配置SRAM固定为‘1’或‘0’的配置状态。η个配置SRAM单元电路410的η对交叉耦合反向器对420和425的相应于η个节点
CBTO, CBTU ......、CBTn的η个互补节点CBTbO、CBTbl、......、CBTbn除了电平取反外与η
个节点CBTO、CBTU……、CBTn可以等效替换提供η个配置位接到逻辑电路400的可编程资源415，可以等效替换分别通过η个掩膜定制单元440选择接电源或地，实现配置SRAM固定为‘1，或‘0’的配置状态。图5中是根据本发明的实施方案的包括m个用户双端口 SRAM单元电路510固化的阵列500的原理图。m个双端口 SRAM单元电路510固化的阵列500包括:m个双端口 SRAM单元电路510，以及m个掩膜定制单元M0，其中，双端口 SRAM单元电路510包括第一存取管510A、第二存取管510Ab、第三存取管510B、第四存取管510Bb、第一反向器520，以及第二反向器525，掩膜定制单元540是通过定制有限层的金属掩膜层建立选择连接，具体实现的方法是本领域普通技术人员所公知的技术。双端口 SRAM单元电路510的第一对互补位线AL和AL_分别接到第一存取管510A和第二存取管510Ab各自的漏极，第二对互补位线BL和BL_分别接到第三存取管510B和第四存取管510 各自的漏极。第一存取管510A的源极接第一反向器520的输入端和第二反向器525的输出端；第二存取管510Ab的源极接第一反向器的520的输出端和第二反向器525的输入端。第三存取管510B的源极接第一反向器520的输入端和第二反向器525的输出端；第四存取管51(Bb的源极接第一反向器的520的输出端和第二反向器525的输入端。m个双端口 SRAM单元电路510的m个第一读/写使能端WLA0、WLA1、……、WLAm分别对应的接到m个双端口 SRAM单元电路510的第一存取管510A和第二存取管510Ab的栅极，m个第二读/写使能端WLBO、WLBl、……、WLBm分别对应的接到m个双端口 SRAM单元电路510的第三存取管510B和第四存取管51(Bb的栅极。当m个第一读/写使能端WLAO、WLAl、……、WLAm分别有效时，互补位线AL和AL_分别通过m对第一存取管5IOA和第二存取管5IOAb对交叉耦合反向器对520和525的m个节点CBT0、CBT1、……、CBTm和其m个互补节点进行存取；当m个第二读/写使能端WLB0、WLBl、……、WLBm分别有效时，互补位线BL和BL_分别通过m对第三存取管510B和第四存取管5IOBb对交叉耦合反向器对520和525的m个节点CBTO, CBTl、……、CBTm和其m个互补节点进行存取。m个节点CBT0、CBT1、……、CBTn分别通过m个掩膜定制单元540选择接电源或地，实现用户双端口 SRAM固定为‘1’或‘0’的配置状态。m个双端口 SRAM单元电路510的m对交叉耦合反向器对520和525的相应于m个节点CBTO, CBTl、……、CBTm的
m个互补节点CBTbO、CBTbl、......、CBTbm除了电平取反外与m个节点CBTO、CBT1、......、
CBTm可以等效替换分别通过m个掩膜定制单元540选择接电源或地，实现双端口 SRAM固定为‘1，或‘0，的配置状态。图4和图5中的存取管可有传输门或其它门控器件来替换实现相同功能。即本发明的功能不受所采用的开关的具体结构和实现逻辑的限制。图6中是根据本发明的实施方案的用户需求定制FPGA芯片的流程图。下面讨论涉及的FPGA中采用了图4中配置SRAM和图5中嵌入式用户双端口 SRAM存储器。正如通常的，用户首先在FPGA上进行应用电路开发设计、仿真(步骤605)。接着，用户将开发设计结果文件导出(步骤610)。然后，根据用户导出的结果文件，生成掩模编程脚本(步骤615)。接着，利用生成的掩模编程脚本进行掩模编程，生成新的替换掩模层，固化用户设计(步骤620)。在FPGA上进行掩模层替换，合成新的流片掩模(步骤62 。然后，使用新的流片掩模重新流片(步骤630)。最后，进行电路测试(步骤635)。本发明不受电路的具体实施方法的限制和电路所采用的逻辑形式的限制，例如，所有的底层电路可以是标准的CMOS工艺或其他的工艺。
8
权利要求
1.ー种配置状态可定制的可编程逻辑电路，包括η个配置SRAM単元电路、可编程资源、η个掩膜定制单元；其特征在干，每个配置SRAM単元电路包括开关、第一反向器、第二反向器、掩膜定制単元；配置SRAM単元电路的位线BL接到开关的一端，开关的另一端接第一反向器的输入端、第二反向器的输出端、掩膜定制单元输入端和节点CBT0，第一反向器的输出端接第二反向器的输入端；并经掩膜定制単元通过定制有限层的金属掩膜层建立选择连接；读/写使能端RWO与开关栅极电连接；节点CBTO与可编程资源电连接； η个配置SRAM単元电路并列设置固化成阵列，其η个读/写使能端RWO、RffU……、 RWn分别对应的接到η个SRAM单元电路的开关的控制端；其η个节点CBTO、CBTl、……、 CBTn提供η个配置位分別接到可编程资源；当η个读/写使能端RWO、RffU……、RWn分別有效时，位线BL分别通过η个开关对η对交叉耦合反向器对的η个节点CBTO、CBTU……、CBTn进行存取，η个节点CBT0、 CBTU……、CBTn分别通过η个掩膜定制单元选择接电源或地，实现配置SRAM固定为‘1’ 或‘0’的配置状态。
2.如权利要求1所述的配置状态可定制的可编程逻辑电路，其特征在干，η个配置SRAM 単元电路的η对交叉耦合反向器对的相应于η个节点CBTO、CBTl、……、CBTn的η个互补节点CBTbO、CBTbl、......、CBTbn，除了电平取反外与η个节点CBT0、CBT1、......、CBTn可以等效替换，提供η个配置位分別接到可编程资源，以等效替换分别通过η个掩膜定制单元选择接电源或地，实现配置SRAM固定为‘1’或‘0’的配置状态。
3.ー种配置状态可定制的可编程逻辑电路，包括m个双端ロ SRAM単元电路、m个掩膜定制单元；其特征在干，每个双端ロ SRAM単元电路，包括四个开关、一交叉耦合反向器对、 ニ个读/写使能端、一掩膜定制単元；双端ロ SRAM単元电路的第一对互补位线AL和AL_分別接到第一开关和第二开关的一端，第二对互补位线BL和BL_分別接到第三开关和第四开关的一端；第一开关的另一端、第三开关的另一端接第一反向器输入端、第二反向器输出端和掩膜定制单元输入端；第二开关的另一端、第四开关的另一端接第一反向器输出端和第二反向器输入端；m个双端ロ SRAM单元电路的m个第一读/写使能端WLA0、WLA1、……、WLAm分別接到 m个双端ロ SRAM単元电路的第一开关和第二开关的控制端，m个第二读/写使能端WLB0、 WLBU……、WLaii分別接到m个双端ロ SRAM単元电路的第三开关和第四开关的控制端；当m个第一读/写使能端WLAO、WLAl、……、WLAm分別有效时，互补位线AL和AL_分别通过m对第一开关和第二开关对交叉耦合反向器对的m个节点CBTO、CBTU……、CBTm 和其m个互补节点进行存取；当m个第二读/写使能端WLBO、WLBl、……、WLBm分别有效吋，互补位线BL和BL_分别通过m对第三开关和第四开关对交叉耦合反向器对的m个节点CBTO、CBTl、......、CBTm和其m个互补节点进行存取；m个节点CBTO、CBTl、......、CBTn分别通过m个掩膜定制单元选择接电源或地，实现用户双端ロ SRAM固定为‘1’或‘ 0’的配置状态。
4.如权利要求3所述的配置状态可定制的可编程逻辑电路，其特征在干，m个双端ロ SRAM単元电路的m对交叉耦合反向器对的相应于m个节点CBTO、CBT1、……、CBTm的m个互补节点CBTbO、CBTbl、......、CBTbm除了电平取反外与m个节点CBTO、CBT1、......、CBTm可以等效替换，分别通过m个掩膜定制单元选择接电源或地，实现双端口 SRAM固定为‘1’ 或‘0’的配置状态。
5.如权利要求1或3所述的配置状态可定制的可编程逻辑电路，其特征在于，所述开关，为MOS管、传输门或门控器件其中之一。
6.如权利要求1或3所述的配置状态可定制的可编程逻辑电路，其特征在于，依需求定制FPGA芯片的流程包括步骤A)在FPGA上进行应用电路开发设计、仿真；B)将开发设计结果文件导出；C)根据B)步导出的结果文件，生成掩模编程脚本；D)利用生成的掩模编程脚本进行掩模编程，生成新的替换掩模层，并固化该设计；E)在FPGA上进行掩模层替换，合成新的流片掩模；F)使用新的流片掩模重新流片；G)最后，进行电路测试，合格的，定制完成。
全文摘要
本发明公开了一种配置状态可定制的可编程逻辑电路，涉及逻辑电路技术，n个配置SRAM单元电路和m个双端口SRAM单元电路，将其并列设置固化成阵列；经掩膜定制单元通过定制有限层的金属掩膜层建立选择连接，实现配置SRAM和双端口SRAM的固化。本发明的可编程逻辑电路，开发周期短、成本低，且克服了普通FPGA在辐照条件下配置SRAM易翻转的问题。
文档编号G11C11/4193GK102571072SQ20101059141
公开日2012年7月11日 申请日期2010年12月8日 优先权日2010年12月8日
发明者屈小钢, 杨海钢, 贾一平 申请人:中国科学院电子学研究所