专利名称：一种相变存储器多级存储系统及方法
技术领域：
本发明涉及微纳电子学技术领域，特别涉及一种相变存储器多级存储系统及方法。
背景技术：
相变存储器(Phase Change Memory)作为新一代的非易失性存储器，是基于Ovshinsky 在 20 世纪 60 年代末(Phys. Rev. Lett.，21，1450 1453，1968) 70 年代初(AppI.Phys. Lett.，18，254 257，1971)提出的相变薄膜可以应用于相变存储介质的构想建立起来的。相对存储器市场中已有的存储器，相变存储器的优点在于其读写速度快，高可写擦次数，非易失性，功耗低，存储密度高，元件尺寸小，抗辐射，成本低以及与CMOS工艺兼容性好等。被公认为最有可能成为未来存储器的主流产品。相变存储器依赖于诸如硫系化合物等的相变材料，这一类的材料可以在晶相和非·晶相之间稳定地可逆地转变，其中的典型代表材料为Ge2Sb2Te5(GST)。两种晶相呈现出不同的阻值，即晶态(Set态)表现为低阻态，对应存储单元的逻辑值’O’，非晶态(Reset态)表现为高阻态，对应存储单元的逻辑值’ I’。图I显示了 Set过程和Reset过程操作过程相变材料的温度随时间的变化。当进行Set操作时，施加一宽度较宽幅值较小的电压或电流脉冲，使相变材料的温度在结晶温度与熔化温度之间，为了确保结晶现象的发生，脉冲信号的宽度(t2)必须大于结晶感应时间(induction time for crystallization)。当进行Reset操作时，为了保证非晶结构的形成，脉冲的下降时间必须小于结晶感应时间。如上所述，相变材料的Set操作和Reset操作对脉冲信号有不同的要求，最终得到非晶态与晶态之间的较大的电阻差异。相变存储器的存储单元典型结构为一个相变材料单元和一个晶体管组成，也有采用二极管或者三极管替代晶体管组成相变存储单元。如上面所示，一个存储单元可以存储2个bits信息即’O’和’ 1’，但是近年来，相变存储器的一个主要发展方向就是多级存储。多级存储在不减少存储面积的基础上，在单元面积上存储尽量多的信息量，一个相变存储单元存储的信息可以是4个bits，8个bits或者更多，相应的对相变存储单元的要求就是能够被编程为4个，8个或者更多介于完全晶态和非晶态之间的状态。相变存储单元处于完全晶态时其电阻的典型值为 1-10ΚΩ，完全非晶态时其电阻的典型值为1ΜΩ以上。以4bits多级存储为列，我们可以将存储单元分别操作到 1-10ΚΩ， 10-100ΚΩ， 100-1ΜΩ，和 IM以上4个不同的阻值。再进行读操作时，可以得到4个不同的读出值，这样，我们就实现了单个相变存储单元的4个bits的多级存储。虽然多级存储大大的提高了相变存储器的高密度存储，但是多级存储还面临着一系列的挑战，其中的一个挑战就是随着时间的变化，相变存储单元会发生变化阻值漂移(Resistance Drift)。根据 Pirovano 等人的 “Low-Field Amorphous State Resistanceand Threshold Voltage Drift in Chalcogenide Materials,” IEEE Transaction onElectron Devices, Vol. 51, No. 5, May 2004, pp714_719 中的文中的描述，即阻值漂移情况随之相变材料的阻值变大变严重，处于Set态的单元的阻值漂移情况可以忽略不计，故当相变存储器只采用2个bits存储方式时，Set态的阻值漂移可以忽略不计，Reset态的阻值漂移使Reset电阻越变越大，这样使Reset态和Set态之间的电阻差变大，增加了电阻的可读性。但是当相变存储器采用多级存储时，阻值漂移情况会使中间态的阻值与原先设定的判别值重叠，造成读错误。对于这样的问题，我们可以从相变材料，器件结构和编程方法等方面来消除阻值漂移给多级存储带来的消极影响。
发明内容
本发明要解决的技术问题在于提供为了解决上述技术问题，本发明采用如下技术方法一种相变存储器多级存储系统，该系统包括由若干个相变存储单元(511、512)构成的相变存储阵列(510)、与所述相变存储阵列相连的行译码器(520)、列译码器(530)、写驱动电路(730)以及读出功能电路(720);所述行列译码器(520、530)用于选中所述相变存储单元；接着通过控制信号( 770)控制写驱动电路(750)通过控制信号(770)在所属相变存储单元上写入相应的数据；所述读出功能电路(720)通过控制信号(770)在经过判别步骤后将读出结果输到I/O 口(760)中。优选地，所述读出功能电路(720)包括采集所述相变存储单元上传输的信号的灵敏放大器￠10)、与所述灵敏放大器输出端连接的判别值生成模块￠20)以及与判别值生成模块输出端连接的另一灵敏放大器￠30)。优选地，所述相变存储单元中的相变存储材料为硫系化合物合金；其选通管未MOS管、双极性晶体管或二极管。本发明还包括一种相变存储器多级存储方法，构成一个单位的两个相变存储单元(511,512)的读写操作同时进行。优选地，该方法包括以下步骤写通过行列译码器选中相变存储单元，接着通过控制信号控制写驱动电路在相变存储单元上写入相应的数据，再用列译码器选中同一个单位的另一相变存储单元，同样的通过控制信号控制写驱动电路在所述另一相变存储单元上写入相应的数据；所述控制信号是对两个相变存储单元进行合理的状态组合后输出的信号；读通过行列译码器同时选中两个相变存储单元，接着通过控制信号控制读出功能电路，在经过判别值生成模块后生成状态判别值输出到读出功能电路中，最后由读出功能电路输出结果到I/O 口中；优选地，所述读操作中，状态判别值的生成方法公式如下Vref 2; = V2+AV1Vref3; = Vref3+a * (V2+Δ VI)其中，Δν 为一个常量，α为一个常数,且小于I。本发明在写驱动电路中，写驱动电路合理组合相变存储单元的多值状态，利用读出功能电路完成由相变单元的阻值生成相变单元多值状态的判别值的算法电路，再结合灵敏放大器(SA)准确读出相变单元的多值状态。本发明提出的相变存储器多级存储方法，其读出功能电路一次完成的是构成一个单位的两个相变存储单元的读出操作。本发明提出的相变存储器多级存储方法，其相变存储单元的可能写入的多值状态是预先设定的，设定的值与后续的判别值生成算法电路结合。本发明提出的相变存储器多级存储方法，其后续的读出功能电路首先根据完全晶态阻值漂移可以忽略不计直接判别读出一些多值状态，至于其他的多值状态再由算法电路生成判别值，最后实现所有的多值状态的正确判别读出，本发明提出的相变存储器多级存储方法，其判别值生成算法电路的关键在于从无法直接判别的多值状态中读出其中相变存储单元的某一个特定状态，将这一状态作为参考状态，再由这个参考状态进行一系列的运算得到判别值。
图I是现有的相变材料的温度随时间变化的曲线；图2是相变存储材料4态电阻分布曲线；图3是相变存储材料4态电阻分布曲线的阻值漂移情况；图4是相变存储材料4态电阻分布曲线的阻值漂移情况的一个解决方法；图5是本发明中采用的存储阵列结构以及阵列对应的行列译码器；图6是本发明中采用的读出功能电路；图7是本发明的一个存储存储器的具体结构。
具体实施例方式下面结合附图对技术方法的实施作进一步的详细描述本发明涉及一种新型相变存储器多级存储方法。目的在于消除阻值漂移给多级存储带来的消极影响，提高多级存储的可靠性。下面以4态存储方式为列，详细阐述本发明的详细内容。如图2所示电阻分布曲线20对应相变材料的完全晶态，电阻分布曲线21对应相变材料的部分晶态，电阻分布曲线22对应相变材料的部分非晶态，电阻分布曲线23对应相变材料的完全非晶态，分别用1，2，3和4来标记上述4个状态。30，31和32则分别是状态1，2，3和4的阻值分界线。即当存储单元的阻值小于30时，其状态就为1，当存储单元的阻值大于30并且小于31时，其状态就为2，当存储单元的阻值大于31并且小于32时，其状态就为3，当存储单元的阻值大于32时，其状态就为4。根据背景知识的介绍，可以得知中间状态2，3以及处于完全非晶态的状态4较容易受到阻值漂移现象的影响。如图3所示，可以看到4个态的阻值漂移现象。在一段时间后，各个态的电阻分布曲线发生变化，最先的分布曲线20，21，22和23分别被20’，21’，22’和23’替代。阻值漂移随着各个态的阻值的变大而变大。状态I几乎没有阻值漂移，阻值分界线30与状态I不会因为阻值漂移而出现误读的情况。状态4的阻值漂移使得其与阻值分界线32的距离拉大，这样也不会造成误读的情况。但是处于中间态2和3的阻值和阻值分界线31，32发生重叠。同时随着时间变长，状态2，状态3和阻值分界线31，32重叠部分都会变多。如果对此现象不采取任何的措施，势必会造成错误的读操作。如图4所示，解决的方法之一就是使阻值分界线31和32随着相变单元的阻值漂移发生分别漂移到31’和32’。这样31’和32’可以正确无误的判别状态2和状态3。在对相变单元进行读操作时，无法就相变单元的电阻值进行直接的判断，需要将相变存储单元的电阻值转化为电流值或者电压值进行判别(取决于读出放大器即SA的工作原理)。假设给予相变存储单元的读信号是一定的读电流信号，那么阻值分界线30，31和32就对应为电压分界线Vrefl，Vref2和Vref3。即单元BL上的电压值小于Vrefl时，判别为状态I，值大于Vrefl且小于Vref2时，判别为状态2，值大于Vref2小于Vref3时，判别为状态3，值大于Vref3时，判别为状态4。单元处于就完全晶态时(即状态I)几乎没有阻值漂移，故状态I的判别值Vrefl不发生变化也不会造成器件单元的误读。问题的关键由原来的漂移后的阻值分界线31’和32’转化为对相变存储单元进行读操作时为SA提供漂移后的判别值Vref2’，Vref3’。
在明确本发明解决阻值漂移的关键问题之后，下面将结合图形具体阐述本发明的方法。两个相变存储单元(1T1R为例)为单位的阵列构成方式。如图5所示以两个相变存储单元(1T1R为例)为单位的阵列510，行译码器520和列译码器530。511包括2个ITlR相变存储单元512和513，这两个相变存储单元共享同一位线WL_0，字线分别为BL_0，BL_1。以511为例简述在两个相变存储单元组成的单位被选中的过程首先操作行译码和列译码器选中对512，对其进行写操作或者读操作，再通过列译码器，选中513，对其进行相同的操作。对两个单元的操作必须是连续的，只有对这两个单元的操作完成之后，才可以对其他单元进行操作。由于两个连续读操作或者写操作之间相隔的时间都较短，在这样的时间范围内相变存储单元的阻值漂移可以忽略不计。故从阻值漂移上来说，组成一个单位的两个相变单元是同时进行读操作和写操作的。从上述的介绍可以知道，在读操作过程中需要从构成一个单位的两个相变存储单元的阻值中生成状态判别值，故在对单元进行写操作时就必须对两个存储单元进行合理的状态组合。对两个相变存储单元构成的单位采用8态存储，即2个ITlR存储3个二进制。这8个状态可以取为11，14，24，34，41，42，43，44。这8个态的写入没有问题，关键在于读出的过程。读出功能电路的框图如图6所示两个相变存储单元的阻值首先输入到610中，在610中，首先用Vrefl判别两个存储单元的状态，由设定的状态可以知道，判别的结果有4类，第一类结果是两个相变存储单元BL上的电压都小于Vrefl，两个单元的状态就是11，故此时就可以直接得到结果11。第二类结果就是单元IBL上的电压小于Vrefl，单元2BL上的电压大于Vrefl，根据预先可能写入的8个状态，两个单元的状态依次为14，故此时也可以直接得到结果14。第三类结果就是单元IBL上的电压大于Vrefl，单元2BL上的电压小于Vrefl，同样的可以直接得到读结果41。最后一类结果就是两个相变存储单元BL上的电压都大于Vrefl，根据预先设定的8个状态，两个单元的状态有5个可能，无法直接得到读结果。故是上述前3类情况，可以直接得到读结果，不再进行其他的操作。最后一类结果则需要进一步的判断。将两个相变存储单元上的电压输入到620中，620首先比较两个电压的大小，较大的电压值对应较大的阻值。根据设定的8个状态，较大的电压值对应着状态4的电压值，故此时状态4就作为参考态，其BL上的电压值用V4标记。对这个电压值进行一定的变换可以得到Vref2’，Vref3’。比如，如图7所示可以采用将V4减去Λ Vl得到Vref3’，其中AVl可以取为一个常量。再算出Vref3’与Vref3之间的差值AV2，Vref2的值再加上0*八￥2就得到￥1*社2’，其中α为一个常数，且小于1，原因是由于随着阻值变大，阻值漂移的情况加重。将上述算法总结如下Vref 2; = V2+AV1Vref3; = Vref3+α * (V2+Δ VI)将Vref2’，Vref3’输入到630中，这样就可以判别610中无法判别的状态。至此，读操作过程完成。需要特别指出的是其中采用8个状态可以用不同的选择，比如可以将这8个态取为11，12，21，22，23，24，42，32。但是相对应此时的读出功能电路的各个部分所做的操作也要有所差别。对于610，不需要做改变，可以直接判别出11，12，21这3个状态。同样的将未 能直接判断的状态输入到620中。对于620，需要取得两个相变存储单元中BL上较小的电压值，这个电压值对应着状态2，用V2表示这个电压值。则此时生成判别值采用的算法如下所示Vref 2; = V2+AV1Vref3; = Vref3+α * (V2+Δ VI)其中AVl可以取为一个常量α的值大于1，原因也是由于随着阻值变大，阻值漂移的情况加重。至于得到的Vref2’，Vref3’输入到630中，可以判别610中无法判别的状态。可以看出，生成Vref2’和Vref3’的算法与预先写入的状态紧密相关。将图5和图6中的结构整合其他一些电路结构得到如图7所示的相变存储器的完整的结构。710对应就是如图5所示的结构，由行列译码器和相变存储单元阵列组成。720对应的是图6所示的读出功能电路，730，740为其两个相变存储单元输入。以511存储单位为例，具体工作模式可以阐述如下首先通过行列译码器选中相变存储单元512，接着通过控制信号770控制写驱动电路750在512上写入相应的数据，在用列译码器530选中同一个单位的相变存储单元513，同样的通过控制信号770控制写驱动电路750在相变存储单元2上写入相应的数据。写操作结束。读操作过程可以描述为通过行列译码器同时选中511中的两个相变存储单元，接着通过控制信号770控制读功能电路720，在经过一系列的判别读取之后，将读出结果输到I/O中，至此，实现了相变存储器数据的存储和读出。本发明针对相变存储器中的单元的电阻漂移，以两个相变单元为单位同时进行写操作和读操作，在写操作过程中，结合要写入的数据，写驱动电路合理组合相变存储单元的多值状态，在读操作过程中，利用读出功能电路完成由相变单元的阻值生成相变单元多值状态的判别值的算法电路，再结合灵敏放大器(SA)准确读出相变单元的多值状态。本发明为多级存储中存在的关键问题之一阻值漂移提供了解决方法。本发明兼顾了相变存储器对高密度和可靠性的要求。其中，作为关键部分的读出功能电路算法电路简单有效，并且同时完成两个相变单元读操作，对相变存储器的速度没有多少影响。上述对实施例的描述是为便于该技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于这里的实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。
权利要求
1.一种相变存储器多级存储系统，其特征在于该系统包括由若干个相变存储单元(511.512)构成的相变存储阵列(510)、与所述相变存储阵列相连的行译码器(520)、列译码器(530)、写驱动电路(730)以及读出功能电路(720);所述行列译码器(520、530)用于选中所述相变存储单元；接着通过控制信号(770)控制写驱动电路(750)通过控制信号(770)在所属相变存储单元上写入相应的数据；所述读出功能电路(720)通过控制信号(770)在经过判别步骤后将读出结果输到I/O 口(760)中。
2.如权利要求I所述的一种相变存储器多级存储系统，其特征在于所述读出功能电路(720)包括采集所述相变存储单元上传输的信号的灵敏放大器￠10)、与所述灵敏放大器输出端连接的判别值生成模块￠20)以及与判别值生成模块输出端连接的另一灵敏放大器(630) ο
3.如权利要求I或2所述的一种相变存储器多级存储系统，其特征在于所属相变存储单元中的相变存储材料为硫系化合物合金；其选通管为MOS管、双极性晶体管或二极管。
4.一种相变存储器多级存储方法，其特征在于构成一个单位的两个相变存储单元(511.512)的读写操作同时进行。
5.如权利要求4所述的一种相变存储器多级存储方法，其特征在于该方法包括以下步骤 写通过行列译码器选中相变存储单元，接着通过控制信号控制写驱动电路在相变存储单元上写入相应的数据，再用列译码器选中同一个单位的另一相变存储单元，同样的通过控制信号控制写驱动电路在所述另一相变存储单元上写入相应的数据；所述控制信号是对两个相变存储单元进行合理的状态组合后输出的信号； 读通过行列译码器同时选中两个相变存储单元，接着通过控制信号控制读出功能电路，在经过判别值生成模块后生成状态判别值输出到读出功能电路中，最后由读出功能电路输出结果到I/O 口中；
6.如权利要求5所述的一种相变存储器多级存储方法，其特征在于所述读操作中，状态判别值的生成方法公式如下Vref 2; = V2+AV1Vref3; = Vref3+a *(V2+AV1) 其中，AVl为一个常量，a为一个常数,且小于I。
全文摘要
本发明涉及一种相变存储器多级存储系统该系统包括由若干个相变存储单元(511、512)构成的相变存储阵列(510)、与所述相变存储阵列相连的行译码器(520)、列译码器(530)、写驱动电路(730)以及读出功能电路(720)；所述行列译码器(520、530)用于选中所述相变存储单元；接着通过控制信号(770)控制写驱动电路(750)通过控制信号(770)在所属相变存储单元上写入相应的数据；所述读出功能电路(720)通过控制信号(770)在经过判别步骤后将读出结果输到I/O口(760)中。本发明的优点在于解决了相变储存器的多级存储中的不稳定性，符合相变存储器对高密度和可靠性的要求。
文档编号G11C11/56GK102890962SQ201110203009
公开日2013年1月23日 申请日期2011年7月20日 优先权日2011年7月20日
发明者许林海, 陈小刚, 陈一峰, 李顺芬, 丁晟, 陈后鹏, 宋志棠 申请人:中国科学院上海微系统与信息技术研究所