半导体器件及其工作方法

专利名称：半导体器件及其工作方法
技术领域：
本发明涉及包括具有有机化合物层的存储区域的半导体器件及其动作方法。
背景技术：
具有无线通信功能的半导体器件，具体地说，无线芯片被期待得到广阔的市场。根据其用途，这种无线芯片可称为ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签、RFID (射频识别)。无线芯片的结构包括接口、存储器、控制部等。作为存储器，使用能够写入及读出的随机存取存储器(以下记为RAM)、读出专用的只读存储器(以下记为ROM)，并根据目的分别使用。具体地说，每个特定的应用软件分别具备存储区域，并且每个应用软件及每个目录分别管理存取权。为了管理存取权，无线芯片具有核对单元和控制单元，其中，核对单元按照应用软件的密码进行比较核对，而控制单元根据核对单元所进行的比较核对的结果给用户赋予对于密码一致的应用软件的存取权(参照专利文件1)。这种无线芯片是使用硅片而形成的，并且，在半导体衬底的电路一面形成有存储电路、运算电路等的集成电路(参照专利文件2)。对安装有这种无线芯片的卡(所谓的IC卡)和磁卡进行比较，IC卡具有如下优点大存储容量；可以具备运算功能；高认证性；窜改极为困难。因此，地方政府等也采用IC 卡，其对管理个人信息很合适。专利文件1日本专利申请特开2003-16418号公报专利文件2日本专利申请特开2000-111 号公报像微处理器或半导体存储器那样，无线芯片是使用昂贵的硅片而制造的。因此， 对芯片单价的降低自然就有一定的限制。特别是，无线芯片所需要的存储区域在芯片中占有很大的面积，因此，为了降低芯片单价，需要缩小存储区域所占有的面积而不改变存储容量。另外，即使实现小片化，现有的无线芯片也使用硅作为结构体。因此，例如当用作 IC标签时，不适合贴在具有曲面形状的商品的基体上。虽然也有对硅片本身进行研磨抛光来实现薄片化的方法，但是为了进行这种处理而增加了步骤数，因此对低成本化存在着矛盾。即使实现薄片化，也有如下忧虑在采用附着于商品来使用的IC标签的情况下，如果将无线芯片贴在薄纸片上，就在商品的表面上产生起因于无线芯片的突起，因此会影响到美观，或者，会强调成为窜改的对象的芯片的存在。再者，在现有技术中，需要在无线芯片内的ROM中存储识别信息，以识别各个无线芯片，因此，增加了布线连接步骤，导致了产率的降低。

发明内容
鉴于上述问题，本发明旨在谋求具有无线通信功能的半导体器件的薄型化或小型化的同时，还谋求成本的降低。鉴于上述问题，本发明的特征在于，使由薄膜构成的无线芯片所具有的有机存储器基于无线信号动作。利用基于无线信号而产生的指定地址的信号(以下记为地址信号) 选择构成有机存储器的各位线及字线，并且对被选择的部分的存储元件施加电压。像这样， 进行写入。读出是利用产生的时钟信号等来进行的。此外，在有机存储器中形成有多个存储元件，该存储元件具备夹在一对电极之间的有机化合物层。在存储元件所具有的电极中分别设置有开关元件，根据本发明的无线芯片具有所谓的有源型有机存储器。有机化合物层是指包含有机材料的层，并可以是层叠了具有不同功能的层的结构或单层结构。这种存储器和构成无线芯片的电路等可以形成在同一衬底上。因此，可以将存储器设置在无线芯片中而不增加制造步骤或制造成本。以下表示本发明的具体例子。本发明的一个方式是一种半导体器件的动作方法，其特征在于，该半导体器件包括具有有机存储器的存储区域；与有机存储器连接且输入读出信号的布线；与有机存储器连接且输入写入信号的布线；以及，与有机存储器连接且输入时钟信号的布线，其中，从无线信号输入部输入读出信号，从外部信号输入部输入写入信号，在复位期间中使读出信号及写入信号成为HIGH的信号(以下记为HIGH)。此外，一般，HIGH的信号会记为HIGH、 HIGH电平、H电平等。本发明的另一个方式是一种半导体器件的动作方法，其特征在于，该半导体器件包括具有有机存储器的存储区域；与有机存储器连接且输入读出信号的布线；与有机存储器连接且输入写入信号的布线；以及，与有机存储器连接且输入时钟信号的布线，其中， 从无线信号输入部输入读出信号，从外部信号输入部输入写入信号，在写入期间中使读出信号成为HIGH并使写入信号成为LOW的信号(以下记为LOW)，以在有机存储器中进行数据写入。此外，一般，LOff的信号会记为LOW、LOW电平、L电平等。本发明的另一个方式是一种半导体器件的动作方法，其特征在于，该半导体器件包括具有有机存储器的存储区域；与有机存储器连接且输入读出信号的布线；与有机存储器连接且输入写入信号的布线；以及，与有机存储器连接且输入时钟信号的布线，其中， 在读出信号成为LOW时从有机存储器中读出数据，而与写入信号的状态无关。在本发明中，复位期间是指地址信号的产生被复位的期间。本发明的另一个方式是一种半导体器件的动作方法，其特征在于，该半导体器件包括无线信号输入部(以下记为RF(Radic) Frequency)输入部)；具有有机存储器的存储区域；与有机存储器连接且输入读出信号的布线；与有机存储器连接且输入写入信号的布线；与有机存储器连接且输入时钟信号的布线；以及，与有机存储器连接的二极管，其中， 使用二极管遮断外部信号来向有机存储器中写入数据，在将有机存储器的写入电源电位固定于从RF输入部供给的两种电源电位中的高电位侧电源电位的同时读出有机存储器的数据。本发明的另一个方式是一种半导体器件的动作方法，其特征在于，该半导体器件包括RF输入部；具有有机存储器的存储区域；与有机存储器连接且输入读出信号的布线； 与有机存储器连接且输入写入信号的布线；与有机存储器连接且输入时钟信号的布线；以及，与有机存储器连接的电阻器，其中，使用电阻器遮断外部信号来向有机存储器中写入数据，在将有机存储器的写入电源电位固定于从RF输入部供给的高电位侧电源电位的同时读出有机存储器的数据。在本发明中，电阻器被包括在上拉电路中。本发明的另一个方式是一种半导体器件，其特征在于，包括RF输入部；逻辑电路部；外部信号输入部；以及，具有有机存储器的存储区域，其中，RF输入部具有对从天线接收的电波进行整流来产生电源电位的功能、以及对从天线接收的电波进行分频来产生时钟信号的功能，存储区域包括具有二极管的调整电路部，逻辑电路部所具有的高电位侧电源电位用端子和存储区域所具有的写入电源电位(也记为VDDH)用端子通过二极管连接。本发明的另一个方式是一种半导体器件，其特征在于，包括RF输入部；逻辑电路部；外部信号输入部；以及，具有有机存储器的存储区域，其中，RF输入部具有对从天线接收的电波进行整流来产生电源电位的功能、以及对从天线接收的电波进行分频来产生时钟信号的功能，存储区域包括具有多个电阻器的调整电路部，逻辑电路部所具有的时钟信号用端子和逻辑电路部通过任何一个电阻器连接。本发明的另一个方式是一种半导体器件，其特征在于，包括RF输入部；逻辑电路部；外部信号输入部；以及，具有有机存储器的存储区域，其中，RF输入部具有对从天线接收的电波进行整流来产生电源电位的功能、以及对从天线接收的电波进行分频来产生时钟信号的功能，存储区域包括具有多个电阻器或二极管的调整电路部，逻辑电路部所具有的时钟信号用端子和逻辑电路部通过任何一个电阻器连接，逻辑电路部所具有的高电位侧电源电位用端子和存储区域所具有的VDDH用端子通过二极管连接。本发明的另一个方式是一种半导体器件，其特征在于，包括RF输入部；逻辑电路部；外部信号输入部；以及，具有有机存储器的存储区域，其中，RF输入部具有对从天线接收的电波进行整流来产生电源电位的功能、以及对从天线接收的电波进行分频来产生时钟信号的功能，逻辑电路部具有高电位侧电源电位用端子、低电位侧电源电位用端子、时钟信号用端子，外部信号输入部具有信号输出用焊盘、写入信号输入用焊盘、读出信号输入用焊盘、时钟信号用焊盘、接地电位用焊盘、高电位侧电源电位用焊盘、写入电源电位用焊盘，有机存储器具有有机化合物层，存储区域包括具有多个电阻器或二极管的调整电路部，时钟信号用端子和逻辑电路部通过任何一个电阻器连接，高电位侧电源电位用端子和存储区域所具有的VDDH用端子通过二极管连接。在本发明中，电阻器被包括在上拉电路中。在本发明中，有机存储器具有多个存储单元，该存储单元分别具有有机化合物层和连接于有机化合物层的开关元件。在本发明中，在设置到外部信号输入部的写入信号输入用焊盘、读出信号输入用焊盘、以及时钟信号用焊盘和设置到存储区域中的写入信号输入用端子、读出信号输入用端子、以及时钟信号用端子之间具有保护电路。根据本发明的动作方法，对于使用通过焊盘以有线连接从外部输入的写入信号进行了写入的有机存储器，可以使用基于无线信号而在逻辑电路中产生的信号进行读出。另外，当使用所述以有线连接从外部输入的写入信号进行动作时，不会受到逻辑电路所产生的信号的影响，而当使用基于无线信号而在逻辑电路中产生的读出信号进行动作时，不会受到外部输入所带来的影响。


图IA和IB是表示本发明的无线芯片的电路图；图2A和2B是表示本发明的无线芯片的电路图；图3A和3B是本发明的无线芯片所具有的有机存储器的时序图；图4是本发明的无线芯片所具有的有机存储器的时序图；图5是本发明的无线芯片所具有的有机存储器的时序图；图6A和6B是本发明的无线芯片所具有的有机存储器的时序图；图7是本发明的无线芯片所具有的有机存储器的时序图；图8是本发明的无线芯片所具有的有机存储器的时序图；图9A和9B是表示本发明的无线芯片的俯视图；图10是表示本发明的无线芯片所具有的有机存储器的电路图；图11是表示本发明的无线芯片所具有的有机存储单元的电路图；图12A至12D是表示本发明的无线芯片的制造步骤的图；图13A至13C是表示本发明的无线芯片的制造步骤的图；图14A和14B是表示本发明的无线芯片的制造步骤的图；图15A至15C是表示安装在本发明的无线芯片中的天线的图；图16A和16B是表示安装有本发明的天线的无线芯片的图。
具体实施例方式以下参照

本发明的实施方式。注意，本发明可以变换为各种不同的方式来实施，本领域人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。此外，在用于说明实施方式的所有附图中，使用同一符号表示同一部分或具有同样功能的部分，省略其重复说明。实施方式1在本实施方式中，说明无线芯片的结构。如图IA所示，无线芯片具有RF输入部401、逻辑电路部402、外部信号输入部 403、具有有机存储器的存储区域404、调整电路部405。从RF输入部401供给两种电源电位。RF输入部401具有在该两种电源电位中的高电位侧电源电位(VDD)用端子、以及低电位侧电源电位用端子。另外，RF输入部401还具有时钟信号(CLK)用端子。在本实施方式中，使用接地电位(GND)作为低电位侧电源电位。RF输入部401对从天线(未图示)接收的电波进行整流来产生VDD，并对接收的电波进行分频来产生CLK。除了上述以外，RF输入部401可以具有电源电路、时钟产生器、 解调电路、调制电路。电源电路具有整流电路和保持电容器，并可以产生电源电压。解调电路具有LPF(低通滤波器)，并可以从无线信号中抽出数据。调制电路可以以曼彻斯特方式将数据重叠于无线信号。逻辑电路部402连接于上述高电位侧电源电位(VDD)及接地电位(GND)，并且输入上述时钟信号。除了上述以外，逻辑电路部402可以具有控制器或CPU。控制器具有无线通信用接口、时钟控制电路、控制寄存器、接收数据用寄存器、发送数据用寄存器、或CPU用接口等。解调电路及调制电路可以通过无线通信用接口与控制寄存器、接收数据寄存器、发送数据寄存器交换信号。时钟产生器被时钟控制电路控制，而时钟控制电路基于控制寄存器动作。控制寄存器、接收数据寄存器及发送数据寄存器可以通过CPU用接口与CPU交换信号。

外部信号输入部403设置有多个焊盘，例如，具有信号输出(DATA0UT)用焊盘、写入信号(WEB)输入用焊盘、读出信号(REB)输入用焊盘、时钟信号(CLK)用焊盘、接地电位 (GND)用焊盘、高电位侧电源电位(VDD)用焊盘、写入电源电位(VDDH)用焊盘。具有有机存储器的存储区域404设置有通过VDDH用焊盘输入电位的VDDH用端子、通过VDD用焊盘输入电位的VDD用端子、通过GND用焊盘输入电位的GND用端子、通过 CLK用焊盘输入信号的CLK用端子、通过REB用焊盘输入信号的REB用端子、以及通过TOB 用焊盘输入信号的WEB用端子。存储区域404还形成有ROM或RAM作为存储元件。并且， ROM或RAM可以通过CPU用接口与控制寄存器、接收数据寄存器、发送数据寄存器交换数据。存储区域404设置有用于调整ROM或RAM的调整电路部405。调整电路部405具有多个电阻器。存储区域404的CLK用端子通过所述电阻器中的任何一个连接于逻辑电路部402。另外，存储区域404的REB用端子通过所述电阻器中的任何另一个连接于逻辑电路部402。这种调整电路部405在使用通过外部信号输入部403输入的外部信号在存储区域404中写入数据或读出数据时进行调整，以不使不需要的控制信号从逻辑电路部402输入到存储区域404。在本发明的无线芯片的结构中，设置在外部信号输入部403中的多个焊盘(以下记为焊盘区域)和存储区域404之间的距离为500μπι至Imm(包括500μπι和Imm)，优选为750 μ m至Imm (包括750 μ m和Imm)。如果设置焊盘区域和存储区域404并使它们以所述距离彼此离开，就得到在焊盘区域的下方没有存储区域404的结构。结果，可以进行数据写入，而不受到当压接天线时的应力的影响。更优选地，在焊盘区域的下方没设有电路等。 这是因为电路等不受到当压接天线时的应力的影响的缘故。此外，由于使用硅片而形成的现有无线芯片具有一定程度的硬度，所以即使在朝下状态下将压力施加到形成有元件的地方，也可以与天线连接。但是，在本发明中，使用薄膜来形成，因此如果采用现有的结构，就有因压接天线时的应力而损坏存储器等的元件的忧虑。因此，本发明采用了如下结构在焊盘区域的下方不形成存储区域或电路，以可以压接天线而不损坏存储区域或电路。电阻器407被包括在上拉电路中，并用作调整电路。调整电路部405在存储区域 404中写入数据时进行调整，以不使不需要的控制信号从逻辑电路部402输入到存储区域 404。与此同样，电阻器407也在存储区域404中写入数据时进行调整，以不使信号从逻辑电路部402输入到存储区域404。当将数据写入到存储区域404时，输入到外部信号输入部 403的VDDH用焊盘的电位高于输入到外部信号输入部403的VDD用焊盘的电位，因此二极管406成为截止状态，而当从存储区域404读出数据时，将输入到存储区域404的VDDH用端子的电位固定于从RF输入部401施加的VDD，并使它稳定。可以使用进行二极管连接的薄膜晶体管来形成二极管406。例如，可以使用对ρ沟道型薄膜晶体管进行了二极管连接的元件。 另外，RF输入部401的高电位侧电源电位(VDD)用端子通过二极管406连接于存储区域404的VDDH用端子。像这样，通过二极管进行连接，由此可以防止当在存储区域404 中进行写入时与高电位侧电源电位(VDD)用焊盘连接的外部电源电路和连接于VDDH用焊盘的外部电源电路形成短路。 在这种无线芯片中，连接有天线，并且谐振电路由所述天线和谐振电容器构成。并且，可以通过天线以无线通信获得信号或电力。另外，在如上所述的能够非接触数据输入及输出的无线芯片中的信号传输方式可以采用电磁耦合方式、电磁感应方式或微波方式等。只要实施者根据使用用途适当地选择传输方式，并根据传输方式设置最合适的天线，即可。并且，从外部信号输入部403输入的电压及信号输入到存储区域404，数据(信息)写入到存储区域404。RF输入部401利用天线接收交流信号，并将信号及电压输入到逻辑电路部402。信号通过逻辑电路部402成为控制信号，将控制信号输入到存储区域404， 来从存储区域404读出被写入的数据。在本发明的无线芯片的结构中，当将数据写入到存储区域404时，将来自外部信号输入部403的VDDH用焊盘的电位提供给存储区域404的VDDH用端子，而当根据来自天线的信号从存储区域404读出数据时，可以使用二极管406将输入到存储区域404的VDDH 用端子的电位固定于从RF输入部401供给的VDD，并使它稳定。另外，如图IB所示，也可以设置保护电路410。优选将保护电路410设置在外部信号输入部403附近。这是因为在很多情况下在外部信号输入部403中产生静电的缘故。在本实施方式中，在WEB用焊盘、REB用焊盘、以及CLK用焊盘和TOB用端子、REB用端子、以及 CLK用端子之间设置保护电路410。保护电路410在各焊盘和各端子之间具有至少一个薄膜晶体管。此外，随着薄膜晶体管的沟道长度的增加，可以改善对静电等的耐压，因此是优选的。根据本实施方式的电路及其动作方法，对于根据通过焊盘以有线连接从外部输入的写入信号而进行了写入的有机存储器，可以根据基于无线信号而在逻辑电路中产生的信号进行读出。另外，在所述根据以有线连接从外部输入的写入信号而进行的动作中，不会受到逻辑电路所产生的信号的影响。本发明的无线芯片是使用薄膜而形成的，因此，例如，即使将本发明的无线芯片贴到薄纸片上，也可以几乎没有凹凸地贴在纸片表面上，并不影响到美观。另外，因为本发明的无线芯片是使用薄膜而形成的，因此也可以贴在具有曲面形状的物品的表面上。实施方式2在本实施方式中，说明上述实施方式所示的有机存储器的动作。图3A是当进行写入时的时序图，并表示REB、TOB、CLK的波形。此时，将CLK的周期设定为Ims左右。将Rm及TOB为HIGH状态的时间记为复位期间。然后，在TOB成为 LOW状态时，HIGH(I)就写入到有机存储器。其次，当在REB成为LOW状态的同时TOB成为 HIGH状态时，在有机存储器中不进行写入。通过使这种期间连续重复，来向有机存储器中进行写入。图:3B是当进行读出时的时序图，并表示REB、TOB、CLK的波形。此时，将CLK的周期设定为10μ s左右。将Rra及TOB为HIGH状态的时间记为复位期间。然后，REB成为LOW 状态，成为读出期间。像这样，当I^B及TOB都成为HIGH状态时，电路不动作，并且地址被复位。换言之， 在REB和TOB中的一方为LOW状态的情况下，每次CLK下降，地址就一个一个地移动。另外，当REB为HIGH状态且TOB为LOW状态时，在对应于此时的地址的存储单元中进行写入。另外，当REB为LOW状态时，不管TOB的状态如何读出对应于此时的地址的存储单元的数据，并且从有机存储器的输出布线输出结果。在写入期间中，当不进行对某个存储单元的写入时，改变REB的值来进行读出。这是因为如下缘故在地址信号产生电路的结构上，不可跳过不进行写入的地址来进行写入。 此外，在读出期间中的WEB可以为HIGH状态或LOW状态。其次，参照图4说明用于以有线连接进行写入动作的时序图。在图4中，从上面起顺序表示作为外部输入的VDDH、VDD、CLK、REB、TOB的波形。各电压值例示为如下VDDH为 10V ； VDD 为 3V ； CLK 为 OV 禾口 3V。具体地说，将VDD、VDDH、GND、CLK、TOB = 0，REB = 1输入到外部输入引脚，以进行外部输入。VDD用作译码器的电源电位。VDDH用作写入电源电位。CLK用于产生地址信号。地址信号由AO至A5和各反相信号AOB至A5B构成，起始值为如下A0 = Al = A2 =A3 = A4 = A5 = Ο,ΑΟΒ = AlB = A2B = A3B = A4B = A5B = 1。每次 CLK 下降，其值就变化。换言之，如果以信号组为(A0, Al，A2，A3，A4，A5)，则起始值为(0，0，0，0，0，0)。并且，每次 CLK 下降，就如下反复(1，0，0，0，0，0)、(0，1，0，0，0，0)、(1，1，0，0，0，0)、. . . (1,1, 1，1，1，1)、(0，0，0，0，0，0)。在译码器中，根据这种地址信号AO至A5、A0B至A5B选择一个位线及一个字线，被选择的位线和字线的电位被电平转换器从VDD升压到VDDH。由于存储单元的每一个为具有开关元件的有源型，所以被字线选择的行的单元内部的TFT导通。并且，在被位线选择的列中，通过位线施加写入电压。如果施加写入电压， 有机元件就形成短路，之后一直成为写入完状态。此外，指定地址的顺序是固定的，而不能变更。因此，当在存储区域内想要写入的元件和不想要写入的元件混在一起时，对不想要写入的元件调整REB的值并使它进行读出动作，以防止在该元件中进行写入。另外，在逻辑电路内分别产生地址信号并使它输向存储区域的方式也可以适用于本发明的动作方法。在这种情况下，需要当写入时也输入地址信号。另外，也可以应用如下方法当读出时，按照固定的顺序产生地址信号，而当进行写入时，直接指定地址。其次，参照图5说明用于以有线连接进行读出动作的时序图。在图5中，从上面起顺序表示VDDH、VDD、CLK、REB、WEB的波形。各电压值例示为如下VDDH为10V ；VDD为3V ； CLK 为 OV 和 3V。具体地说，将VDD、VDDH、GND、CLK、TOB = 0，REB = 0输入到外部输入引脚，以进行
外部输入。此外，地址信号的产生方法与写入时的情况相同。因此，在被字线选择的行中的存储单元的TFT导通。另外，通过电阻器对所有位线施加参考电压。在参考电压和位线之间设置有电阻器，并进行存储元件的电位的上拉。换言之，进行了写入的存储单元成为短路状态。因此，当选择进行了写入的存储单元时，位线的电压因接地电位而成为几乎0。作为这种电阻器，使用进行了二极管连接的薄膜晶体管。另一方面，没有进行写入的存储单元为绝缘状态。因此，当选择没有进行写入的存储单元时，位线的电压直接反映了参考电压。的根据这种位线的电压输出被读出的数据。此外，在读出动作中，通过电阻器对所有位线施加参考电压。但是，栅极设置为只经过对应于中途的被选择的列的位线并被输出的形式，因此，没有选择的位线的数据不会混在一起。这里，说明根据来自天线的信号的读出。如果来自天线的信号被输入，就在逻辑电路内产生时钟信号或读出信号。并且，根据产生的信号进行读出动作。此外，地址信号的产生或数据读出的方法与上述以有线连接进行读出的方法相同。在根据来自天线的信号进行读出的情况下，当不进行利用有线连接的外部输入时，当然不进行VDDH的输入。因此，优选通过二极管输入VDD，以防止存储元件的VDDH的输入端子成为浮置(float)。另外，在图5中，表示输入到构成有机存储器的字线中的信号WORDl至W0RD4、输入到位线中的信号BITl至BIT4的波形。电压例示为如下W0RD的最高电位为10V，而最低电位为0V。此外，在图5中未图示的W0RD5至W0RD8及BIT5至BIT8的波形分别与WORDl至 W0RD4及BITl至BIjM相同，因此省略它们。实际上，在很多情况下设置有四个或更多的字线及位线。例如，像图4那样，在设置有八个字线及位线的情况下，每次CLK下降，从BITl起顺序被选择。并且，以BIT选择的 8倍的周期，从WORDl起顺序被选择。具体地说，基于CLK的定时，REB及TOB成为LOW状态时，WORDl就成为HIGH状态。 此时，从BITl起顺序被选择。如果所有BIT被选择，WORDl就成为LOW状态，而W0RD2成为 HIGH状态。W0RD3和W0RD4也像这样动作。结果，可以从有机存储器进行读出。其次，在图4中，表示在如下情况下的输入到字线中的信号WORDl至W0RD4、输入到位线中的信号BITl至BIT4的波形将11101110...这样的数据输入到配置为8 X 8的矩阵形状的有机存储单元中。此外，在图4中，表示BITl至BIT4作为在BITl至BIT8中的典型波形。在图4中，作为未图示的信号的BIT5至BIT8的波形是BITl至BIT4的重复，因此省略它们。另外，W0RD5至W0RD8的波形与WORDl至W0RD4相同，因此省略它们。电压例示为如下W0RD的最高电位为10V，而最低电位为0V，并采用3V作为中间电位。例如，在分别设置有八个字线及位线的情况下，每次CLK下降，从BITl起顺序被选择。并且，以BIT选择的8倍的周期，从WORDl起顺序被选择。通过顺序反复这样做，在有机存储器中进行写入。具体地说，在图4中，如果TOB成为LOW状态并且复位期间结束，BITl及WORDl就成为HIGH状态。这种状态一直持续到CLK下降，如果CLK下降，则BIT2成为HIGH状态。之后，顺序这样做一直到BIT8成为HIGH状态，如果BIT8为HIGH状态且CLK下降，WORDl就成为LOW状态，并且W0RD2及BITl成为HIGH状态。之后，像这样一直到W0RD3、W0RD4...，一直到W0RD8上升，才返回到W0RD1。像这样，对配置为矩阵形状的存储单元进行存取。这种动作反复进行直到WEB及REB成为HIGH并被复位。在写入状态下，作为HIGH状态的电位，最高电位施加到BIT线及WORD线，而在读出状态下，作为HIGH状态的电位，中间电位施加到BIT线及WORD线。以下，称施加了最高电位的状态为第一 HIGH状态，而称施加了中间电位的状态为第二 HIGH状态。在这个例子中，输入11101110...的数据，因此，在数据1被输入的BIT1、BIT2、BIT3的选择期间中成为第一 HIGH状态。另外，在数据0被输入的BIT4 的选择期间中进行读出，因此，REB成为LOW，并成为第二 HIGH状态。此时，在被选择的行的单元中，没有进行写入的所有BIT线的电位成为第二 HIGH状态。与此同样，在数据1被输入的期间，WORDl成为第一 HIGH状态，而在数据0被输入的期间，WORDl成为第二 HIGH状态。与成为第一 HIGH状态的WORD线所指定的地址信号对应的存储单元内的TFT导通，并且成为第一 HIGH状态的BIT线使有机元件形成短路，以进行写入。另外，W0RD2至W0RD4也像这样动作。结果，在有机存储器中进行写入。根据本实施方式的电路的动作方法，对于根据通过焊盘以有线连接从外部输入的写入信号而进行了写入的有机存储器，可以根据基于无线信号而在逻辑电路中产生的信号进行读出。另外，在所述根据以有线连接从外部输入的写入信号进行的动作中，不会受到逻辑电路所产生的信号的影响，而当根据基于无线信号而在逻辑电路中产生的读出信号进行动作时，不会受到外部输入所带来的影响。另外，在根据本发明的芯片中，只有以利用有线连接的外部输入进行写入，才能追记数据。因此，如果密封包括外部输入部的区域，就没有数据窜改的忧虑，除非损坏密封。实施方式3在本实施方式中，说明与上述实施方式1不同的无线芯片的结构。图2A表示无线芯片的结构，其中调整电路部的结构与图IA不同。图2A所示的无线芯片具有RF输入部411、逻辑电路部412、外部信号输入部413、具有有机存储器的存储区域414、调整电路部415、二极管416、电阻器417、开关元件418。在本实施方式的无线芯片中的调整电路部415由开关构成。可以使用模拟开关等作为开关。在本实施方式中，使用了反相器或模拟开关，在逻辑电路部412和存储区域的CLK用端子之间、以及在逻辑电路部412和存储区域的REB用端子之间设置有摸拟开关，在电阻器417和TOB用端子之间连接有反相器的输入端子及模拟开关的第一控制端子，并且反相器的输出端子及模拟开关的第二控制端子彼此连接。再者，可以使用反相器或模拟开关作为开关元件418。在本实施方式中，在读出信号(REB)输入用焊盘和REB用端子之间设置有模拟开关，而在CLK用焊盘和CLK用端子之间设置有模拟开关。设置电阻器417的目的在于当TOB没有通过外部信号输入端子413的外部输入时，VDD被输到TOB，相反，当具有外部输入时，优先进行该输入。当LOW信号以外部输入被输到TOB，即，通过外部信号输入端子413进行外部输入时，调整电路部415遮断来自逻辑电路部412的不需要的信号。相反，当HIGH信号被输到TOB，或者，没有对外部信号输入端子 413进行外部输入时，调整电路部415遮断来自外部信号输入端子413的REB、CLK的信号， 来将稳定的信号提供给存储区域414。当然，在无线芯片中，使焊盘区域和存储区域之间的距离为500 μ m至lmm(包括
13500 μ m和Imm)，优选为750 μ m至Imm (包括750 μ m和Imm)。优选地，不仅在焊盘区域的下
方不设置存储区域，而且还不设置电路等。结果，可以进行数据写入，而不受到当压接天线时的应力的影响。此外，由于使用硅片而形成的现有无线芯片具有一定程度的硬度，所以即使在朝下状态下将压力施加到形成有元件的地方，也可以与天线连接。但是，在本发明中的无线芯片是使用薄膜而形成的，因此如果采用现有的结构，就有因压接天线时的应力而损坏存储器等的元件的忧虑。因此，本发明采用了如下结构焊盘区域的下方不形成存储区域或电路，以可以压接天线而不损坏存储器或电路。本实施方式的无线芯片也可以与上述实施方式同样地动作。另外，如图2B所示，可以设置保护电路419。优选将保护电路419设置在外部信号输入部413附近。这是因为在很多情况下在外部信号输入部413中产生静电的缘故。在本实施方式中，在WEB用焊盘、REB用焊盘、以及CLK用焊盘和TOB用端子、REB用端子、以及 CLK用端子之间设置保护电路419。保护电路419在各焊盘和各端子之间具有至少一个薄膜晶体管。此外，随着薄膜晶体管的沟道长度的增加，可以改善对静电等的耐压，因此是优选的。根据本实施方式的电路及其动作方法，对于根据通过焊盘以有线连接从外部输入的写入信号而进行了写入的有机存储器，可以根据基于无线信号而在逻辑电路中产生的信号进行读出。另外，在所述根据以有线连接从外部输入的写入信号而进行的动作中，不会受到逻辑电路所产生的信号的影响，而在根据基于无线信号而在逻辑电路中产生的读出信号进行的动作中，不会受到外部输入所带来的影响。实施方式4在本实施方式中，说明上述实施方式3所示的无线芯片的动作。参照图7说明用于进行写入动作的时序图。在图7中，从上面起顺序表示VDDH、 VDD、CLK、REB、WEB的波形。各电压值例示为如下VDDH为IOV ；VDD为3V ；CLK为OV和3V。另外，表示输入到构成有机存储器的字线中的信号WORDl至W0RD4、输入到位线中的信号BITl至BIT4的波形。电压例示为如下W0RD的最高电位为10V，而最低电位为0V， 并采用3V作为中间电位。
实际上，在很多情况下设置有四个或更多的字线及位线。例如，在分别设置有八个字线及位线的情况下，每次CLK下降，从BITl起顺序被选择。并且，以BIT选择的8倍的周期，从WORDl起顺序被选择。通过顺序反复这样做，在有机存储器中进行写入。与上述实施方式2所示的图4的不同点在于TOB的波形一直为LOW状态。其他定时与图4相同，因此省略其说明。像这样，可以在有机存储器中进行写入。其次，参照图8说明用于进行读出动作的时序图。在图8中，从上面起顺序表示 VDDH、VDD、CLK、REB、WEB的波形。各电压值例示为如下:VDDH为IOV ；VDD为3V ；CLK为OV 和3V。另外，表示输入到构成有机存储器的字线中的信号WORDl至W0RD4、输入到位线中的信号BITl至BIT4的波形。电压例示为如下W0RD的最高电位为10V，而最低电位为0V。在很多情况下设置有四个或更多的字线及位线。像图4那样，在分别设置有八个字线及位线的情况下，每次CLK下降，从BITl起顺序被选择。并且，以BIT选择的8倍的周
14期，从WORDl起顺序被选择。与上述实施方式2所示的图5的不同点在于REB及TOB的波形一直为LOW状态。 其他定时与图5相同，因此省略其说明。像这样，可以从有机存储器中进行读出。图6A是进行写入时的时序图，并表示REB、TOB、CLK的波形。此时，将CLK的周期设定为Ims左右。在本实施方式中的有机存储器中，提供有任何信号都不输入的等待期间。 在电路的结构上，即使使WEB和REB成为HIGH状态，也不会成为复位状态，因此，当不进行写入或读出时，提供有不使CLK动作的等待期间。然后，Rm成为HIGH状态时，HIGH(I)就写入到有机存储器。其次，当在REB成为LOW状态时，在有机存储器中不进行写入。在本实施方式中，Wra保持LOW状态。这是因为如下缘故在图2A和2B所示的电路结构中，如果 WEB成为HIGH状态，外部输入的CLK、REB的开关就成为截止状态，因此，CLK或REB不输到有机存储器中。另一方面，当以无线信号进行动作时，只要使WEB为HIGH状态以消除外部输入的影响，即可。通过使这种期间连续重复，在有机存储器中进行写入。图6B是进行读出时的时序图，并表示REB、TOB、CLK的波形。此时，将CLK的周期设定为10 μ S左右。当REB为HIGH状态且TOB为LOW状态时，成为等待期间。然后，Rra成为LOW状态，就成为读出期间。在本实施方式中，不能根据信号进行复位。但是，如果所有电源电位被切断，地址信号返回到起始值。因此，在暂时停止写入或读出，即，不移动地址的情况下，CLK需要成为截止状态。换言之，以外部输入进行写入或读出时，WEB—直为LOW状态。另外，当进行写入时，使REB成为HIGH状态，而当在进行读出或写入的中途在特定的存储单元中不进行写入时，使REB成为LOW状态。根据本实施方式的电路的动作方法，对于根据通过焊盘以有线连接从外部输入的写入信号而进行了写入的有机存储器，可以根据基于无线信号而在逻辑电路中产生的信号进行读出。另外，在所述根据以有线连接从外部输入的写入信号而进行的动作中，不会受到逻辑电路所产生的信号的影响，而在根据基于无线信号而在逻辑电路中产生的读出信号进行的动作中，不会受到外部输入所带来的影响。另外，在根据本发明的无线芯片中，只有以利用有线连接的外部输入进行写入，才能追记数据。因此，如果密封包括外部输入部的区域，就没有数据窜改的忧虑，除非损坏密封。实施方式5在本实施方式中，说明当以有线连接进行外部输入时防止来自逻辑电路内的信号混在一起的情况。当以有线连接进行了外部输入时，VDD或GND也从外部供给，此时，在电路上，VDD 或GND也被输到逻辑电路内。因此，提供了解决方法，以防止来自逻辑电路的不需要的信号 (在内部产生的时钟信号或读出信号等)成为外部输入信号的噪声。在图IA和IB所示的结构中，将电阻器配置于来自逻辑电路的输出。因此，当没有来自外部输入的信号时，反映了来自逻辑电路的信号，当信号从外部输入被输入时，优先进行其输入。在图2A和2B所示的结构中，当利用模拟开关进行外部输入时，遮断来自逻辑电路的信号。根据作为外部输入信号之一的TOB控制模拟开关。因此，当TOB为HIGH状态时， 遮断来自外部的REB、CLK。另外，在图IA和IB及图2A和2B所示的结构中，VDD通过电阻器连接于TOB，并进行上拉。因此，当没有外部输入时，WEB可以一直为HIGH状态。实施方式6在本实施方式中，说明无线芯片的掩模布局例子。图9A表示无线芯片的掩模布局例子，而图9B以框图表示在无线芯片100中的RF 输入部401、逻辑电路部402、外部信号输入部403、具有有机存储器的存储区域404、调整电路部405、二极管406、以及电阻器407的配置。在无线芯片100中，设置有占有最大面积的逻辑电路部402、与它邻接地设置RF输入部401、具有有机存储器的存储区域404。在存储区域404中的一个区域中设置有调整电路部405和电阻器407，并且相互邻接地设置调整电路部405和电阻器407。与RF输入部 401相邻接地设置外部信号输入部403。由于外部信号输入部403具有焊盘，所以优选设置在与无线芯片100的一边接触的区域。这是因为当连接天线时可以以无线芯片的一边为基准地贴合的缘故。焊盘区域和存储区域404之间的距离为500 μ m至Imm (包括500 μ m和Imm)，优选为750 μ m至Imm(包括750 μ m和Imm)。换言之，形成为焊盘区域不重叠于存储区域的形式。 优选形成为从焊盘引导的布线(引导布线)和存储区域彼此不重叠。这是因为可以防止当压接天线时的应力经过引导布线施加到存储区域404的缘故。此外，由于使用硅片而形成的现有无线芯片具有一定程度的硬度，所以即使在朝下状态下将压力施加到形成有元件的地方，也可以与天线连接。但是，在本发明中，使用薄膜形成，因此如果采用现有的结构，就有因压接天线时的应力而损坏元件的忧虑。因此，在本发明中的无线芯片的特征在于如上所述在焊盘区域及引导布线的下方不形成存储区域或电路。更优选地，采用如下结构除了存储区域以外的具有特定功能的电路也不重叠于焊盘。换言之，在焊盘的下方不形成有具有特定功能的电路的元件。结果，可以进行数据处理，而不受到由天线的压接引起的应力的影响。此外，当采用上述实施方式所示的结构时，可以应用本实施方式的掩模布局。实施方式7在本实施方式中，说明设置在存储区域中的存储器(也记为存储器件)的结构及其动作。图10表示存储器441的结构。本发明的存储器具有将存储单元409设置为矩阵形状的存储单元阵列442、译码器443及444、选择器445、以及读出/写入电路446。存储单元409具有存储元件448及开关元件447，这被记为有源型存储器。作为其他存储器的结构，可以举出不设置有开关元件的无源型存储器。本发明还可以适用于无源型存储器。存储单元409设置在位线Bx(l彡χ彡m)和字线Wy(l彡y彡η)交叉的区域。并且，存储元件448具有如下结构在构成位线的第一导电层和构成字线的第二导电层之间具有有机化合物层。开关元件447的栅电极连接于字线Wy (1彡y彡η)，而源电极及漏电极中的一方连接于位线Βχ(1 < χ彡m)，而源电极及漏电极中的另一方连接于存储元件448的一方电极。
可以利用电气或光学作用对这种存储元件448进行写入或读出。当利用光学作用进行写入或读出时，第一导电层和第二导电层中的单方或双方需要具有透光性。使用铟锡氧化物(ITO)等的透明导电材料形成具有透光性的导电层，或者，以透过光的厚度形成具有透光性的导电层，而不使用透明导电材料。图11表示存储单元409的结构例子。如图11所示，存储单元409具有开关元件447和存储元件448。薄膜晶体管可以适用于开关元件447。在使用薄膜晶体管的情况下，可以同时形成译码器443或选择器445 等的电路和开关元件447，因此是优选的。存储元件448具有第一导电层、有机化合物层、第二导电层，并可以由存储单元阵列442内的存储单元共用第二导电层。这被记为公共电极449。当进行存储器件的读出及写入时，公共电极将公共电位提供给所有存储单元。可以使用具有上述结构的存储器件作为易失存储器，典型的为DRAM(动态随机存取存储器)。这种存储区域，具体地说，从形成有存储元件的区域到焊盘区域的距离设置为 500 μ m至Imm (包括500 μ m禾口 Imm)，优选为750 μ m至Imm (包括750 μ m禾口 Imm)。特别是， 存储器具有有机化合物层，因此容易受到当压接天线时的应力的很大的影响，但是，通过设定预定的距离，可以进行数据写入，而不受到当压接天线时的应力的影响，等等，是如上所述的。实施方式8在本实施方式中，说明无线芯片的制造方法。在图12A中，在具有绝缘表面的衬底(以下记为绝缘衬底)600上顺序形成剥离层 601、绝缘层602、半导体膜603。玻璃衬底、石英衬底、由硅构成的衬底、金属衬底、塑料衬底等可以用于绝缘衬底600。另外，也可以通过抛光使绝缘衬底600薄型化。通过使用被薄型化的绝缘衬底，可以使完成品轻量化、薄型化。剥离层601可以是使用如下材料而形成的选自钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、 铌(Nb)、钕(Nd)、镍(Ni)、钴(Co)、锆⑶、锌(Si)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱 (Ir)、以及硅(Si)的元素，或者，以所述元素为主要成分的合金材料或化合物材料。剥离层 601可以采用所述元素等的单层结构或所述元素等的叠层结构。可以通过CVD法、溅射法或电子束等形成这种剥离层601。在本实施方式中，使用W作为材料通过CVD法形成剥离层601。此时，优选使用O2A2或队0进行等离子体处理。因此，可以容易进行作为之后步骤的剥离步骤。另外，剥离层601不需要形成在整个绝缘衬底上，也可以选择性地形成剥离层 601。换言之，只要剥离层601可以之后剥离绝缘衬底600，即可，对形成剥离层的区域没有限制。可以将氧化硅、氮化硅等的无机材料用于绝缘层602。绝缘层602可以使用单层结构或叠层结构。通过使用氮化硅，可以防止从绝缘衬底600侵入杂质元素。在绝缘层602 具有叠层结构的情况下，如果任何一层具有这种氮化硅，就发挥效果。可以将具有硅的材料用于半导体膜603。半导体膜可以是通过CVD法或溅射法而形成的。半导体膜603的结晶结构可以是非晶、结晶、微晶中的任何一个。结晶性越高，越可以提高薄膜晶体管的迁移率，因此是优选的。另外，对于微晶或非晶，不存在邻接的半导体膜之间的结晶状态的不均勻性，因此是优选的。为了形成结晶半导体膜603，可以直接形成在绝缘层602上，但是，也可以通过加热形成在绝缘层602上的非晶半导体膜制造结晶半导体膜。例如，利用加热炉对非晶半导体膜进行处理，或者，进行激光照射，来加热。结果，可以形成高结晶性的半导体膜。此时， 也可以使用促进结晶化的金属元素，以降低加热温度。例如，将镍(Ni)添加在非晶半导体膜表面上并进行加热处理，由此可以降低结晶化所需要的温度。结果，可以将结晶半导体膜形成在耐热性差的绝缘衬底600上。此外，在采用激光照射的情况下，可以选择性地加热半导体膜，因此不被所使用的绝缘衬底600的耐热性限制。如图12B所示，将半导体膜603加工为预定的形状。在加工中，可以采用使用了通过光刻法而形成的掩模的蚀刻。干蚀刻法或湿蚀刻法可以用于蚀刻。形成用作栅极绝缘膜604的绝缘层以覆盖加工后的半导体膜。栅极绝缘膜604可以是使用无机材料而形成的，例如，可以使用氮化硅、氧化硅形成栅极绝缘膜604。也可以在形成栅极绝缘膜604之前或之后，进行等离子体处理。在等离子体处理中，可以使用氧等离子体或氢等离子体。通过进行这种等离子体处理，可以除去在栅极绝缘膜被形成的一面或在栅极绝缘膜表面的杂质。然后，隔着栅极绝缘膜604将用作栅电极605的导电层形成在半导体膜603上。 栅电极605可以具有单层结构或叠层结构。如下材料可以用于栅电极605:选自钛(Ti)、钨 (W)、钽(Ta)、钼(Mo)、钕(Nd)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(1 )、钯(Pd)、锇(Os)、 铱(Ir)、钼(Pt)、铝(Al)、金(Au)、银(Ag)、铜(Cu)、以及铟(In)中的元素、或以所述元素为主要成分的合金材料或化合物材料。如图12C所示，将用作侧壁607的绝缘物形成在栅电极605的侧面。侧壁607可以是使用无机材料或有机材料而形成的。作为无机材料，可以举出氧化硅、氮化硅。例如， 如果形成氧化硅以覆盖栅电极605并进行各向同性蚀刻，就只残留在栅电极605的侧面，这可以用作侧壁607。干蚀刻法或湿蚀刻法可以用于各向同性蚀刻。当加工侧壁607时，栅极绝缘膜604也被蚀刻并被除去。结果，暴露了半导体膜的一部分。使用侧壁607及栅电极605以自对准方式将杂质元素添加到半导体膜603中。结果，在半导体膜603中形成有浓度不同的杂质区域。与形成在被暴露的半导体膜中的杂质区域608相比，设置在侧壁607下方的杂质区域609具有低浓度。像这样，通过使杂质区域的浓度不同，可以防止短沟道效应。如图12D所示，以覆盖半导体膜603、栅电极605等的方式形成绝缘层611及612。 覆盖半导体膜603、栅电极605等的绝缘层可以使用单层结构，但是，优选如本实施方式所示采用叠层结构。这是因为通过使用无机材料形成绝缘层611，可以防止杂质的侵入，并且， 通过应用使用了 CVD法的无机材料，可以使用绝缘层611中的氢来终结在半导体膜中的悬挂键的缘故。然后，通过使用有机材料形成绝缘层612，可以提高平整性。有机材料可以使用聚酰亚胺、丙烯、聚酰胺、聚酰亚胺酰胺、抗蚀剂或苯并环丁烯、硅氧烷、聚硅氮烷。此外， 对于硅氧烷，其骨架结构由硅(Si)和氧(0)的键构成。作为取代基，使用至少包含氢的有机基(例如烷基、芳烃)。作为取代基，也可以使用氟基。或者，作为取代基，也可以使用至少包含氢的有机基和氟基。聚硅氮烷是以具有硅(Si)和氮(N)的键的聚合物材料作为起始材料而形成的。
18
然后，形成布线613，该布线613穿过绝缘层611及612、栅极绝缘膜604并连接于杂质区域608。布线613可以采用单层结构或叠层结构，并可以是使用如下材料而形成的 选自钛(Ti)、钨(W)、钽(Ta)、钼(Mo)、钕(Nd)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、 钯(Pd)、锇(Os)、铱(Ir)、钼(Pt)、铝(Al)、金(Au)、银(Ag)、铜(Cu)、以及铟(In)中的元素、或以所述元素为主要成分的合金材料。在形成布线613的同时，也可以在绝缘层612上形成其它布线。其它布线相当于引导布线等。如上所述，可以形成薄膜晶体管(TFT) 615、以及TFT群616。TFT群616是指构成具有一定功能的电路的TFT的集合。然后，如图13A所示，在绝缘层612上形成绝缘层620。像绝缘层611及612那样， 可以使用无机材料或有机材料形成绝缘层620。形成布线621以穿过绝缘层620。可以像布线613那样形成布线621。布线621通过形成在绝缘层620中的开口部在区域622电连接于布线613。在区域622中，可以使之后形成的存储元件的公共电极接地。另外，由与布线621同一的层构成焊盘623。焊盘623通过形成在绝缘层620中的开口部在区域624电连接于布线613。如图1 所示，在绝缘层620上形成绝缘层630。像绝缘层611及612那样，绝缘层630可以是使用无机材料或有机材料而形成的。在绝缘层630中形成有开口部。加工绝缘层630并使该开口部的侧面具有锥度。在形成在TFT615上的开口部中，形成有机化合物层631。有机化合物层631可以通过蒸镀法或溅射法而形成。可以使用已知的电致发光材料形成这种有机化合物层。然后， 覆盖有机化合物层631、绝缘层630的一部分形成布线632。可以像布线621那样形成布线 632。形成有布线632的区域成为存储区域及接触区域。布线632成为存储元件633的公共电极。如图13C所示，形成天线640。此时，对焊盘623进行热压接，来电连接天线640。像这样，形成无线芯片，该无线芯片包括形成有引导布线等的布线区域644、形成有存储元件的存储区域642、具有TFT群并形成有具有特定功能的电路的集成电路区域643、焊盘区域 645、接触区域646。另外，将焊盘区域和存储区域配置为使它们之间的距离为大约500 μ m 或更大，优选为750 μ m或更大的形式。结果，可以进行数据写入，而不受到当压接天线时的应力的影响。另外，优选在绝缘衬底600的柔软性为低的状态下压接天线。因此，在本实施方式中，表示在压接天线之后被转到膜衬底上的方式。如图14A所示，通过除去剥离层601来剥离绝缘衬底600。可以以物理或化学方式除去剥离层601。例如，通过对半导体膜进行加热处理等，还可以改变剥离层601的结晶结构。然后，形成开口部以暴露剥离层601的一部分，并将激光照射到被暴露的剥离层601。 通过将激光照射到剥离层601，可以触发剥离。因此，可以以物理方式剥离绝缘衬底600和薄膜晶体管等，再者，会有如下情况因为膜的应力，并不特别施力地使薄膜晶体管等从绝缘衬底600自然剥离。或者，可以形成到达剥离层601的开口部，通过开口部引入蚀刻剂， 并利用化学反应除去剥离层601。然后，如图14B所示，贴合被剥离的薄膜晶体管等和膜衬底650。在膜衬底650的表面具有粘合性的情况下，可以直接贴合。相反，在没有粘合性的情况下，可以通过粘合剂贴合薄膜晶体管等和膜衬底650。如上所述，可以形成薄膜晶体管等转到了膜衬底上的无线芯片。这种无线芯片和有机存储区域形成在同一衬底上，并且所述无线芯片具有如下附加价值谋求轻量化、薄型化，并富于柔软性。实施方式9在本实施方式中，说明形成在天线用衬底上的天线的形状，它适用于具有本发明的存储元件的无线芯片。作为在无线芯片中的信号传输方式，可以应用电磁耦合方式或电磁感应方式(例如，13. 56MHz频带)。在采用电磁感应方式的情况下，由于利用由磁场密度的变化导致的电磁感应，所以将用作天线的导电层形成为环状(例如环形天线)或螺旋状(例如螺线天线)。当应用微波方式(例如UHF频带(860至960MHz频带)、2. 45GHz频带等)作为在无线芯片中的信号传输方式时，鉴于用于传输信号的电磁波的波长设定用作天线的导电层的长度等的形状，例如，可以将用作天线的导电层形成为线状(例如偶极天线)、平整的形状(例如贴片天线)、或蝴蝶结形状等。另外，用作天线的导电层的形状不局限于线状，鉴于电磁波的波长也可以是曲线状、蜿蜒形状，或者是组合这些的形状。图15A表示使用用作贴片天线的导电层502作为天线的例子。对于用作贴片天线的导电层502，在天线用衬底501上贴有具有存储区域等的集成电路503。贴片天线的指向性非常高，另外，根据天线形状可以提高一个方向的指向性。作为频带，可以使用900至 980MHz的UHF频带、2. 45GHz等的微波频带。图15B表示将用作天线的导电层形成为蝴蝶结形状(也记为扇形)的例子。这是单极或偶极型天线的一种，并且，像其它天线那样，可以适用于13. 56MHz等的短波段、950 至956MHz等的UHF频带、以2. 45GHz为代表的微波频带的通信。在图15B中，在形成有用作贴片天线的导电层502的天线用衬底501上贴有具有存储区域等的集成电路503。图15C表示单极天线或偶极天线的例子，其中将用作天线的导电层形成为宽度大的线状，即，直线状。鉴于天线的指向性或阻抗适当地设定这种天线形状。在图15C中，在形成有用作贴片天线的导电层502的天线用衬底501上贴有具有存储区域等的集成电路503。 贴片天线的指向性非常高，另外，根据天线形状可以提高一个方向的指向性。作为频带，可以使用900至980MHz的UHF频带、2. 45GHz等的微波频带。具备贴片天线的无线芯片具有良好指向性，因此适用于为了保密措施或隐私保护而防止信息泄露的用途。另外，可以适用于商品管理等，因为可以在将无线标签放在包装材料中的状态下进行通信。通过使用CVD法、溅射法、印刷法如丝网印刷或凹版印刷等、液滴喷出法、分配器法、镀敷法等并使用导电材料在天线用衬底上形成用作天线的导电层。作为导电材料，使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、钼(Pt)、镍(Ni)、钯(Pd)、钽(Ta)、钼(Mo)、 以及铟(In)中的元素、或者以这些元素为主要成分的合金材料或化合物材料，并且采用单
层结构或叠层结构。例如，当使用丝网印刷法形成用作天线的导电层时，可以通过选择性地印刷如下导电膏形成用作天线的导电层，在该导电膏中，粒径为几nm至几十ym的导体粒子溶解或分散到有机树脂中。作为导体粒子，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、钼(Pt)、钯 (Pd)、钽(Ta)、钼(Mo)、和钛(Ti)等中的任何一个或更多的金属粒子、卤化银的微粒子、或者分散性纳米粒子。另外，作为导电膏中包含的有机树脂，可以使用选自用作金属粒子的粘结剂、溶剂、分散剂及覆盖剂的有机树脂中的一个或多个。典型地，可以举出环氧树脂、硅树脂等的有机树脂。另外，当形成导电层时，优选在挤出导电膏之后进行焙烧。例如，当使用以银为主要成分的微粒子(例如粒径Inm至IOOnm(包括Inm和IOOnm))作为导电膏的材料时，通过以150至300°C的温度范围焙烧来使其硬化，可以获得导电层。另外，也可以使用以焊料或不包含铅的焊料为主要成分的微粒子，在这种情况下优选使用粒径20 μ m或更小的微粒子。焊料或不包含铅的焊料具有一个优点就是低成本。另外，除了上述材料以外，也可以将陶瓷或铁氧体等适用于天线。另外，当应用电磁耦合方式或电磁感应方式，并且设置具有天线的无线芯片并使它接触金属膜时，优选在所述无线芯片和金属膜之间设置具有磁导率的磁性材料。这是因为如下缘故如果不在无线芯片和金属膜之间设置具有磁导率的材料，涡电流伴随磁场的变化流过金属膜，并且，因所述涡电流而产生的反磁场使磁场的变化减弱，导致通信距离的降低，但是，通过在无线芯片和金属膜之间设置具有磁导率的材料，可以抑制金属膜的涡电流和通信距离的降低。此外，作为磁性材料，可以使用磁导率高且高频损失小的金属薄膜或铁氧体。如上所述，可以提供粘合有形成在天线用衬底上的天线的无线芯片。实施方式10在本实施方式中，说明安装有天线的无线芯片的方式。图16A表示安装有线圈天线的无线芯片。无线芯片具有RF输入部401、逻辑电路部402、外部信号输入部403、具有有机存储器的存储区域404、调整电路部405、二极管406、 电阻器407。使用具有导电体及粘合性的ACF (Anisotropic Conductive Film;各向异性导电膜)将线圈天线420连接到RF输入部401。代替ACF，也可以使用银膏、铜膏或碳膏等的导电粘合剂、NCP (Non Conductive I^aste ；非导电膏)或焊接等来连接天线。作为线圈天线420，在天线用衬底上形成线状(宽度小)的导电层并将它卷为从中心到外侧，即，离配置有无线芯片的区域近的一侧到远的一侧逐渐变大的形式。在本实施方式中，线圈天线为矩形，因此具有至少四个或更多的角。对于这种线圈天线，应用电磁耦合方式或电磁感应方式(例如13. 56MHz频带)。对于电磁耦合方式或电磁感应方式，将天线形成为线圈形状，以利用由磁场密度的变化导致的电磁感应。电磁感应方式的优点在于天线的指向性为宽、通讯范围为大。作为频带，使用135kHz等的长波段、13. 56MHz等的短波段。通信距离为几厘米至几十厘米。图16B表示安装有偶极天线或单极天线的无线芯片。像图16A那样，无线芯片具有RF输入部401、逻辑电路部402、外部信号输入部403、具有有机存储器的存储区域404、 调整电路部405、二极管406、电阻器407。偶极天线也是非指向性的，但是如果使用900MHz 频带(例如，950至956MHz)的超高频(UHF频带)，就可以扩大通信距离并使它达到1至6 米左右。另外，如果使用以2. 45GHz为代表的微波频带，就可以进行高指向性的通信。如果也可以是短通信距离，就可以使天线小型化，并可以不仅实现高指向性，而且还进行高保密性的无线认证等。无论如何，通过采用这种结构，可以防止当压接天线时的无线芯片，特别是，存储区域的损坏或变形。使用具有导电体及粘合性的ACF (Anisotropic Conductive Film;各向异性导电膜)将偶极天线连接到RF输入部401。代替ACF，也可以使用银膏、铜膏或碳膏等的导电粘合剂、NCP(Non Conductive I^aste ；非导电膏)或焊接等来连接天线。作为偶极天线，在天线用衬底上形成直线状(宽度比线圈天线大)的导电层并使它从无线芯片的两端延伸。这种偶极天线应用微波方式(例如UHF频带(860至960MHz频带)、2. 45GHz频带等)。此外，也可以在设置偶极天线的区域形成线状的导电层，并应用电磁耦合方式或电磁感应方式。如上所述，完成安装有天线的无线芯片。
权利要求
1.一种半导体器件，包括无线信号输入部，上述无线信号输入部包括电源电位输出端； 存储区域，上述存储区域包括写入信号输入端和与上述电源电位输出端电连接的电源电位输入端；二极管，被电连接在上述电源电位输出端和上述电源电位输入端之间；以及电阻器，被电连接在上述电源电位输入端和上述存储区域的上述写入信号输入端之间。
2.根据权利要求1所述的半导体器件，还包括被配置来将上述存储区域电连接到外部电路的外部信号输入端。
3.根据权利要求2所述的半导体器件，上述存储区域的上述电源电位输入端和上述写入信号输入端被电连接到上述外部信号输入部的相应的端子。
4.根据权利要求1所述的半导体器件，还包括逻辑电路部，其中，上述存储区域的读出信号输入端和时钟信号输入端被电连接到上述逻辑电路部的相应的端子。
5.根据权利要求1所述的半导体器件，还包括第二电阻器、第三电阻器和逻辑电路部，其中，上述第二电阻器被电连接在上述逻辑电路部和上述存储区域的时钟信号输入端之间；并且上述第三电阻器被电连接在上述逻辑电路部和上述存储区域的读出信号输入端之间。
6.根据权利要求1所述的半导体器件，还包括第一开关和逻辑电路部，其中，上述第一开关被电连接在上述逻辑电路部和上述存储区域的时钟信号输入端之间。
7.根据权利要求1所述的半导体器件，还包括第二开关和逻辑电路部，其中，上述第二开关被电连接在上述逻辑电路部和上述存储区域的读出信号输入端之间。
8.根据权利要求2所述的半导体器件，还包括被电连接在上述上述存储区域和上述外部信号输入端之间的保护电路。
9.一种半导体器件，包括无线信号输入部，上述无线信号输入部包括第一电源电位输出端、第二电源电位输出端和第一时钟信号输出端；逻辑电路部，电连接到上述无线信号输入端，上述逻辑电路部包括读出信号输出端和第二时钟信号输出端；存储区域，电连接到上述无线信号输入端和上述逻辑电路部，上述存储区域包括读出信号输入端、写入信号输入端、时钟信号输入端、第一电源电位输入端、第二电源电位输入端、以及写入电源电位输入端；以及第一电阻器，被电连接在上述第一电源电位输入端和上述写入信号输入端之间。
10.根据权利要求9所述的半导体器件，还包括被电连接在上述第一电源电位输入端与上述存储区域的上述写入信号输入端之间的二极管。
11.根据权利要求9所述的半导体器件，其中，上述无线信号输入部的上述第一电源电位输出端经由二极管被电连接到上述存储区域的上述第一电源电位输入端；并且上述无线信号输入部的第二电源电位输出端被电连接到上述存储区域的上述第二电源电位输入端。
12.根据权利要求9所述的半导体器件，还包括被配置来将上述存储区域电连接到外部电路的外部信号输入端。
13.根据权利要求12所述的半导体器件，上述存储区域的上述读出信号输入端、上述写入信号输入端、上述时钟信号输入端、上述第一电源电位输入端、上述第二电源电位输入端、以及上述写入电源电位输入端被电连接到上述外部信号输入部的相应的端子。
14.根据权利要求9所述的半导体器件，其中，上述存储区域的上述读出信号输入端和上述时钟信号输入端被电连接到上述逻辑电路部的相应的端子。
15.根据权利要求9所述的半导体器件，还包括第二电阻器和第三电阻器，其中， 上述第二电阻器被电连接在上述逻辑电路部和上述存储区域的上述时钟信号输入端之间；并且上述第三电阻器被电连接在上述逻辑电路部和上述存储区域的上述读出信号输入端之间。
16.根据权利要求9所述的半导体器件，还包括第一开关，其中，上述第一开关被电连接在上述逻辑电路部和上述存储区域的上述时钟信号输入端之间。
17.根据权利要求9所述的半导体器件，还包括第二开关，其中，上述第二开关被电连接在上述逻辑电路部和上述存储区域的上述读出信号输入端之间。
18.根据权利要求12所述的半导体器件，还包括被电连接在上述上述存储区域和上述外部信号输入端之间的保护电路。
19.一种半导体器件的工作方法，该半导体器件包括 无线信号输入部；逻辑电路部，被电连接于上述无线信号输入部；存储区域，被电连接于上述无线信号输入部和上述逻辑电路部；电阻器，被电连接于第一电源电位输入端和存储区域的写入信号输入端之间；以及外部信号输入端，用于将上述存储区域电连接到外部电路，上述工作方法包括如下步骤使用通过线路连接方式经由上述外部信号输入部输入的第一电源电位、第二电源电位、写入电源电位、写入信号和第一时钟信号将数据写入上述存储区域；以及在将上述第一电源电位经由上述电阻器输入到上述写入信号输入端的同时，使用均从上述无线信号输入部输入的上述第一电源电位和上述第二电源电位、以及均从上述逻辑电路部输入的第二时钟信号和读出信号从上述存储区域读出上述数据。
20.根据权利要求19所述的半导体器件的工作方法，其中，在将上述第一电源电位从上述无线信号输入部经由二极管输入到上述存储区域的上述第一电源电位输入端的同时，进行上述数据的读出。
全文摘要
本发明提供一种半导体器件及其工作方法，其目的在于谋求在芯片中占有很大的面积的存储区域的成本降低，以抑制整个芯片的制造成本。该半导体器件包括包括电源电位输出端的无线信号输入部；包括写入信号输入端和与上述电源电位输出端电连接的电源电位输入端的存储区域；被电连接在上述电源电位输出端和上述电源电位输入端之间的二极管；以及被电连接在上述电源电位输入端和上述存储区域的上述写入信号输入端之间的电阻器。
文档编号G11C13/02GK102270317SQ20111020085
公开日2011年12月7日 申请日期2006年11月24日 优先权日2005年11月25日
发明者加藤清, 斋藤利彦 申请人:株式会社半导体能源研究所