专利名称：存储设备和写入控制方法
技术领域：
本发明涉及使用自旋扭矩磁化反转在存储元件中执行信息存储的存储设备。
背景技术：
随着从移动终端到大容量服务器的各种信息设备的动态飞速发展，还对诸如构成信息设备的存储器和逻辑的元件要求进一步更高的性能，诸如高集成度、高速度、低功耗寸。具体而言，半导体非易失存储器的进步显著，并且随着硬盘驱动器推动的势头，作为大容量文件存储器的闪存的广泛普及使用在不断地上升。另一方面，代码存储器(code storage)和工作存储器(working memory)的发展得到关注，并且半导体非易失存储器的开发也在不断地进行以代替当前通常使用的NOR 闪存、DRAM等。例如，存在!^eRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、 PCRAM(相变RAM)等。这些中的一部分已经投入实践使用。在这些非易失存储器中，对于MRAM，高速重写和基本不受限的重写(1015以上次) 是可行的，这是因为利用磁性材料的磁化取向进行数据存储，并且MRAM已经在诸如工业自动化、飞机等领域中使用。由于高速操作性和可靠性，未来期待作为代码存储器和工作存储器的MRAM的发展。然而，MRAM存在降低功耗和增加容量的问题。这是因MRAM的记录原理(S卩，一种其中利用从配线产生的电流磁场使磁化反转的方法)所导致的基本问题。作为解决该问题的一个方法，正在考虑一种不依赖于电流磁场的记录(即磁化反转)方法，其中关于自旋扭矩磁化反转的研究是活跃的(例如，参照美国专利第5695864号和日本未审查专利申请公开第2003-17782号)。使用与MRAM相同的MTJ(磁性隧道结)构成自旋扭矩磁化反转的存储元件。MTJ设置有磁化固定在一定方向上的磁化层(以下称为磁化固定层)以及磁化不固定的磁化层(以下称为存储层)，通过在磁化固定层和存储层之间设置隧道绝缘层来形成隧道结。随后，通过利用磁化固定层的磁化取向与存储层的磁化取向间的相对角度，来使用MTJ的电阻的变化执行“0”或“1”的读出，即所谓的隧道磁化电阻效应。另一方面，由于在自旋极化元素通过磁化固定层进入存储层时，使用施加至磁化层的扭矩进行写入，因此如果存在特定阈值以上的电流流动，则存储层的磁化取向反转。当写入时，通过改变流入存储元件中的电流的极性来执行对“0”或“ 1 ”的选择。对于大小为约0. 1微米的存储元件，用于反转存储层的磁化的电流绝对值为1毫安以下。进一步，由于电流值与存储元件的体积成正比降低，因此可以进行按比例缩放。进一步，另外，由于用于产生在MRAM中是必需的、用于记录的电流磁场的字线并非必需，因此具有单元构成简化的优点。以下将利用自旋扭矩磁化反转的MRAM称为ST-MRAM(自旋扭矩-磁化随机存取存储器)。ST-MRAM已经引起了很大期望来作为非易失存储器，其中低功耗和高容量是可能的，同时保持了 MRAM的高速重写和无限次重写的优点。
发明内容
此处，在如上所述的ST-MRAM中，使用预定电压的写入电流在存储元件的层叠方向上流动，以将信息写入存储元件。此时，在存储元件的隧道绝缘层的两端具有大约0. 5伏至1伏的电压。然而，与隧道绝缘层的击穿电压相比，电压太大而不能忽略。也就是说，当执行重复写入并且将磁场应力施加到隧道绝缘层时，存在对隧道绝缘层造成静电放电击穿的情况。在存在对隧道绝缘层造成静电放电击穿的存储元件中，存储元件自身的电阻显著减少， 并且进一步，不能够通过电阻的变化读出信息。以此方式，在ST-MRAM中，写入期间施加到隧道绝缘层的电压(“写入电压”)充分小于对隧道绝缘层造成静电放电击穿的电压(“击穿电压”)是必要的。这是因为当写入电压和损坏电压之间的差较小时，由于每个存储元件特性的不同，因此构成大容量存储器极为困难。期望利用通过施加小的写入电压导致存储层的磁化取向的反转来将信息存储在存储元件中，同时防止对存储元件的损坏。同时，在使用ST-RAM的存储设备中，期望在写入期间有效地抑制延迟来实现高速写入。也就是说，期望完成如下的兼容性，S卩，使用小写入电压来进行信息存储以避免对存储元件的损坏的实现和高速写入的实现。一种根据本发明实施方式的存储设备构成如下。S卩，根据本发明实施方式的存储设备设置有多对存储块和写入控制部。也就是说，存储块具有利用磁性材料的磁化状态存储信息的存储层以及磁化取向固定的磁化固定层，其中非磁性层介于存储层与磁化固定层之间，并且存储块被构造为具有多个存储元件，其利用存储层的磁化取向随着用于使在存储层和磁化固定层的层叠方向上流动有写入电流的写入电压的施加而变化来将信息存储在存储层中，并且存储块被构造为能够根据输入信息向多个存储元件中的一个存储元件选择性施加写入电压。另外，写入控制部将要写入到存储块的各个存储元件中的信息存储在移位寄存器中；从移位寄存器向存储块输出一条信息；确定输出的信息是否成功写入；以及在确定写入失败的情况下，对存储块再次输出相同的信息，在确定写入成功的情况下，将用于选择处于能够写入状态下的存储元件的地址值增加，并且从移位寄存器向存储块输出下一条信肩、ο以此方式，在本发明的实施方式中，由于进行了写入成功的确定(验证)，因此即使写入电压较低，也可以通过使存储层的磁化的取向反转来将信息存储在存储元件中，这是因为即使在写入失败时，仍提供写入电流，使得之后再次输出相同的信息。结果，可以防止存储元件的静电放电击穿，并且可以延长存储元件的寿命。另外，在本发明的实施方式中，通过采用带有以此方式的验证的写入控制(具有验证的多个脉冲的写入)是可行的构造，在为各个存储块设置的各个写入控制部中，将要写入相应存储块中的多条信息存储在移位寄存器中，并且各个写入控制部对相应的存储块平行且独立地执行带有验证的写入控制。通过将设置有以此方式构造的移位寄存器的各个写入控制部构成为对相应的存储块平行且独立地执行写入控制，能够实现写入速度的提高。根据本发明的实施方式，可以通过使用小的写入电压来实现信息存储，从而防止了存储元件的损坏，并且可以实现高速写入。
图1是示出了设置在根据本发明实施方式的存储设备中的存储块的内部构成示例的图示；图2是存储单元模型化的截面图；图3是示意性地示出了关于写入电压的写入出错率的示例的示图；图4A和图4B是示出了用于写入的脉冲的示例的示图；图5是示出了关于写入电压的写入出错率的测量结果的示图；图6是示出了关于写入电压的位出错率的示例的示图；图7是示出了关于写入电压的设备出错率的示例的示图；图8是用于描述说明中假设的多列和多行的示例的示图；图9是示出了提取一个存储块和一个写入控制部的示图；图10是示出了设置有多对存储块和写入控制部的构成的示图；图11是示意性地示出了使用各个写入控制部的按时间顺序的写入操作的示图；图12是示出了执行单个脉冲写入的现有技术中的写入控制系统的构成的示图；图13是示出了从现有技术中的构成通常考虑的写入控制系统的构成的示图；图14是示意性地示出了依照现有技术中的构成的写入控制系统中的各个存储块的按时间顺序的写入操作的示图；图15是示出了根据本发明实施方式的存储设备中包括地址控制部和传送控制部的写入控制系统的总体构成的示图。
具体实施例方式以下将描述本发明的实施方式。此处，将按以下顺序描述说明。<1.存储块 >[1-1.存储块的整体构成][1-2.存储单元的构造][1-3.写入和读出操作]<2.考虑合适的写入电压〉<3.平行写入控制>[3-1.实施方式的写入控制部]
[3-2.与从现有技术的构成通常考虑的构成的比较]<4.变形例 ><1.存储块 >[1-1.存储块的整体构成]图1是示出了设置在根据本发明实施方式的存储设备中的存储块1的内部构成示例的图示。在存储块1中，存储信息的存储元件2配置为阵列状并且构成单元阵列5。每个存储元件2均经由选择MOS晶体管3连接到在单元阵列5上上下延伸的位线12 (BL)和源线 13 (SL)的对，并且存储一位信息“0”或“1”。另一方面，选择MOS晶体管3的栅极连接到在单元阵列5上左右延伸的字线14 (WL)。此处，在图1中示出了单元阵列5由2列和2行构成，但是单元阵列5中的列数和行数并不局限于此，且可以是PXq(其中P是列数、q是行数，并且P彡1和q彡1)。例如，实践中，可以具有例如512行和512列的构成。此时，字线14数、位线12数和源线13数均为512。每条字线14的左端连接到配置在单元阵列5左方的行解码器6，而每条字线14的右端开放。每条源线13和位线12的上端和下端连接到配置在单元阵列5上方和下方的列开关7。例如，在单元阵列5由512行和512列构成的情况下，地址是18位，但是9个高阶位分配给行地址，9个低阶位分配给列地址。行地址输入到行解码器6，列地址输入到上下的列开关7。另外，存储块1设置有向源线13施加写入电压的SL写入驱动器8以及向位线12 施加写入电压的BL写入驱动器9，且SL写入驱动器8和BL写入驱动器9 一起用作将信息写入存储元件2的写入部。使用电压控制部11控制写入部将信息写入存储块的写入电压以及提供给读出放大器10的基准电压。本示例中的电压控制部11关于写入部以由一个或多个独立的脉冲序列构成的写入电压，向存储元件提供写入电流。另外，连接到源线13且输入对于使在存储元件2中流动读出电流所必需的读出电压的读出放大器10设置在存储块1中。一个存储元件2存储一位信息，并且预定幅度的基准电压输入到读出放大器10。读出放大器10通过比较读出电压和基准电压将写入到存储元件2中的信息读出。本示例的读出放大器10具有从存储元件2读出信息的读出部的功能。[1-2.存储单元的构成]接下来，将描述存储块1的存储单元的构成示例。图2是存储单元模型化的截面图。为了确认，“存储单元”指示存储一位信息所必需的结构。为了读出存储在存储单元中的信息，可以使用二极管、MOS晶体管等来电性地选择存储单元。在图2所示的示例存储单元中，使用MOS晶体管。首先，将描述存储单元的构成示例。强磁性层22和强磁性层M以配置成非磁性层23介入的方式反强磁性地结合。进一步，下层侧的强磁性层22配置为与反强磁性层21接触，并且由于在这些层之间进行的交换相互作用，而使得具有一个强方向上的磁各向异性。另外，由于层21、22、23和对而形成磁化取向固定的磁化固定层15。也就是说，由介入有非磁性层而层叠的多个强磁性层22和 24 (在本示例中为两个)形成磁化固定层15。强磁性层沈被构造为磁化Ml的取向相对容易旋转，并且使用强磁性层沈形成存储层(磁化自由层)16。存储层16利用磁性材料的磁化状态存储信息。在强磁性层沈与磁化固定层15的强磁性层M之间，即在磁化固定层15和存储层 16之间，形成隧道绝缘层25。隧道绝缘层25切断了上下强磁性层沈和M之间的磁性连接，并且起到流动隧道电流的作用。由于此，使用磁性层的磁化取向固定的磁化固定层15、 隧道绝缘层25以及磁化取向可以改变的存储层16来构成TMR(隧道磁阻效应)元件。另外，使用上述各个层21至沈、基底膜20和顶部涂覆层27构造由TWR元件形成的存储元件2。存储元件2可以通过在施加有在层叠方向上流动的写入电流时使存储层16的磁化取向改变来向存储层16存储信息。此处，可以选择构成存储元件2的各层的材料，例如如下所述。对于反强磁性层21的材料，可以使用例如PtMn。对于磁化固定层15的强磁性层22和M的材料，可以使用诸如( 的强磁性材料。对于非磁性层23的材料，可以使用例如Ru、Ta、Cr、Cu等。对于隧道绝缘层25的材料，可以使用例如MgO。对于存储层16的强磁性层沈的材料，可以使用诸如Coi^eB的强磁性材料。在硅基板30中，形成选择MOS晶体管3，而在选择MOS晶体管3的一个扩散层33 上形成连接接头17。在连接接头17上，连接存储元件2的基底膜20。选择MOS晶体管3 的另一扩散层32经由未示出的连接接头连接到源线13。选择MOS晶体管3的栅极31连接到选择信号线。存储元件2的顶部涂覆层27连接到上方的位线12。在稳定状态下，由于经由非磁性层23的强的反强磁性结合，强磁性层22的磁化 Mll取向与强磁性层M的磁化M12取向处于基本完全相反的方向上。通常，在强磁性层22和强磁性层M中，由于饱和磁化膜的厚度分层具有相同的构造，因此磁场的泄露成分小得足以忽略。根据其间插入有隧道绝缘层25的存储层16的强磁性层沈的磁化Ml的取向和磁化固定层15的强磁性层M的磁化M12的取向在相同方向还是相反方向，由层M、25和26 形成的TMR元件的电阻值变化。在两个磁化Ml和Ml2的取向在相同方向的状态下，电阻值低，在取向处于相反方向的状态下，电阻值高。当TMR元件的电阻值变化时，整个存储元件2 的电阻值也发生变化。利用这点，可以将信息写入存储元件2，并且可以从存储元件2读出信息。例如，可以通过使电阻值为低的状态分配有“0”信息，电阻值为高的状态分配有“1” 信息，来写入具有两个值(一位)的信息。此处，将存储层16 —侧的磁化固定层15的强磁性层M称为“基准层”，因为其是作为存储层16的磁化Ml取向的标准并且是读出所存储的信息时的基准的强磁性层。在该示例中，在将信息重写入存储单元以及将写入存储单元中的信息读出时，存在自旋注入电流Iz的流动。自旋注入电流Iz通过扩散层33、存储元件2和位线12。另一方面，当自旋注入电流Iz的极性变化时，可以使存储元件2中流动的自旋注入电流Iz从向上方向改为向下方向或者从向下方向改为向上方向。由于此，可以通过改变存储层16的磁化Ml的取向来将信息重写入存储元件中。[1-3.写入和读出操作]接着，将描述信息的写入操作和读出操作的示例。在图1中，行解码器6根据行地址将q条字线14中的一条字线14的电压设定为电源电压，并且连接到该字线14的选择MOS晶体管3处于导通状态。上侧的列开关7根据列地址将P条源线13中的一条源线13连接到SL写入驱动器8。下侧的列开关7根据列地址将P条位线12中的一条位线12连接到BL写入驱动器9。SL写入驱动器8在数据输入为“1”时输出写入电压，在数据输入为“0”时输出 GND。与之相比，BL写入驱动器9在数据输入为“0”时输出写入电压，在数据输入为“1”时输出GND。如此进行，可以通过根据数据输入改变电流的方向，来在所选择的存储元件2中进行“0”或“ 1，，的信息写入操作。另外，由读出放大器10执行的信息读出操作为如下。首先，字线14的选择与写入信息时相同。上侧的列开关7根据列地址将ρ条位线12中的一条位线12连接到SL写入驱动器8。下侧的列开关7根据列地址将ρ条源线13中的一条源线13连接到读出放大器10。 SL写入驱动器8通常输出GND。以此方式，恒定读出的电流从读出放大器10流入所选择的存储元件2中。此处，在存储元件2的状态为“ 1”( S卩，处于高电阻状态)的情况下，使读出电流流动所需的读出电压设定为VI。以相同的方式，在存储元件2的状态为“0”(即，处于低电阻状态)的情况下，使读出电流流动所需的读出电压设定为V0。此时，电阻的幅度关系为Vl > V2。因此，将小于Vl且大于V2的基准电压输入到读出放大器10。读出放大器10比较读出电压和基准电压。此处，可以确定在“读出电压>基准电压”的情况下，存储元件2处于存储“1”的状态，在“读出电压<基准电压”的情况下，存储元件2处于存储“0”的状态。也就是说，可以执行信息读出操作。<2.考虑合适的写入电压〉首先，将描述出错率。此处，将描述对本示例的存储元件2进行写入时的出错率。以下，作为写入时磁化形态的一个示例，假定基准层(强磁性层的磁化M12 的取向和存储层16的磁化Ml的取向在初始状态处于相同方向的状态，并且由于写入电流 (自旋注入电流Iz)的流动而变为处于相反方向的状态。此处，甚至在基准层(强磁性层24)的磁化M12的取向和存储层16的磁化Ml的取向处于相同方向上的状态的情况下，也要注意磁化的相对角度并非完全是0度。存储层16 的磁化Ml的取向由于热波动的影响，以0度为中心的分布在不断地波动。随着基准层(强磁性层的磁化M12和存储层16的磁化Ml的相对角变得越大，自旋注入的能量动作的程度更大。也就是说，当存在写入电流流动时，可以在磁化Ml和M12的相对角较大时用较小的电流来改变为相反方向状态。与之相比，当磁化Ml和M12的相对角较小时，需要施加更大的电流。当存在写入电流流动时，磁化Ml和M12的取向是完全随机的。S卩，如果还存在在相同元件中流动相同的写入电流时，改变为相反方向状态的情形，则可能是磁化保持在相同方向状态的情形。磁化保持在相同方向状态的情形具有写入已失败的含义。图3示意性地示出了关于写入电压的写入出错率的示例的示图。水平轴是写入电压，垂直轴是写入出错率的对数。写入电压Va施加到存储元件2时的写入出错率为10_4的情形等价于执行10，000 次写入的情况下写入失败一次。如通过参照附图3可理解，如果写入电压增加，则写入出错率急剧下降。例如，如果写入电压从Va增加到Vb，则写入出错率降低到IO8次中一次的频率。以此方式，期望增加写入电压以正常执行写入。以上描述是磁化从相反方向状态变化为相同方向状态的情况，而从相同方向状态变化为相反方向状态的反向情况也是一样的。另一方面，由于写入电压的施加，使得电场应力作用于存储元件2的隧道绝缘层上。重复的应力最终造成隧道绝缘层的静电放电击穿。隧道绝缘层的静电放电击穿模型化为如下。此处，考虑上述写入部以特定的写入电压对存储元件2执行重复电压施加的情形。在写入电压施加χ次之前，存储元件2损坏的概率r由以下式子(1)表示。r = 1-ΘΧρ(-(Χ/μ)@)[式子 1][式子1]表示威布尔(Weibull)分布。β表示分布的形状，并且通常在约1至2 的范围内。μ是可以进行写入的平均次数，并且取决于写入电压。μ取决于写入电压的程度能够使用所谓的幂定律模型写出，并且由以下式子(2) 来表不。μ = XlXV^b [式子 2]此处，Xl是写入电压为1伏时可以进行写入的平均次数，而b是确定取决于电压的程度的参数。通常，当xl在约IO4至101°的范围时，b处于约40至60的范围。从[式子2]可理解，由于μ值随着写入电压的增加而下降，因此损坏的概率(=损坏出错率)增加。如此，期望以小的写入电压执行写入，以降低存储元件2的损坏出错率。如上，应当理解，在ST-MRAM中，写入出错率和损坏出错率具有对写入电压相反的依赖程度，并且出错率处于折衷关系。为了实现大容量存储器，达到期望的写入出错率的写入电压与达到期望的损坏出错率的写入电压之间具有足够大的差(=写入余量)。因此，作为进行各种研究的结果，本发明人发现可以通过施加一个或多个脉冲序列作为写入电压来增加写入余量。以下，将对使用单个脉冲的写入和使用多个脉冲的写入进行具体地比较。如前所述，因写入电压的施加使得写入是成功还是失败是随机的。通过使用之前的图3，其示出了使用Va电压执行写入的情况下写入出错率为10_4，并且可以说是平均每 10，000次写入失败一次。此时，如图4Α所示，在存储元件2中流动一个脉冲的写入电流。当对下一存储元件2以相同方式使用相同电压Va进行写入时，在该情况下，同样平均每 10，000次写入失败一次。另一方面，应当理解，使用电压Va的两次写入组合一起等效于使用图4B所示的两个连续脉冲的写入。使用两个脉冲进行的写入的写入出错率能够表示为10_4X10_4 = ΙΟ"8, 这是因为如果两个脉冲中的至少一个在写入时是成功的，则信息被重写。即写入出错率成平方。此处，在之前的图3中，用黑圈35示出了使用两个脉冲序列进行写入的写入出错率。写入出错率等同于高于Va的写入电压Vb的情形下的写入出错率。接着，将要描述由于以此方式使用两个脉冲进行写入时所造成的损坏出错率是以怎样的方式变化的。由于使用两个脉冲进行写入，因此相比于单个脉冲的情形，施加到隧道绝缘层的应力加倍。当写入的次数为χ次时，使用一个脉冲的损坏出错率rl表示为以下[式子3]。rl = 1-θχρ(-(χ/μ ) e)[式子 3]另外，使用两个脉冲的损坏出错率r2表示为以下[式子4]。r2 = 1-Θχρ(_Οχ/μ)0)[式子 4]由于损坏出错率是远远小于l(rl，r2<< 1)的值，所以当执行级数展开时， r2 ^ 2Xrl。结果，其给出了相对于写入出错率成平方降低，损坏出错率仅成倍增加。该差异就是为什么可以用两个脉冲执行写入来增加操作余量的原因。如果脉冲的数量进一步增加，则效果进一步增加。这里，在以上描述中，将写入出错率应用到一个存储元件2，但是在ST-MRAM中实际使用的情形下，需要使用关于多个存储元件2的写入出错率。另外，从各个存储元件2存在变形I的角度来考虑写入出错率。因此，将两个出错率定义为如下。首先，将以特定写入电压对多个存储元件2执行写入的情形下写入失败的存储元件2的比例设定为写入位出错率。写入位出错率等效于各个存储元件2的写入出错率的平均值。另一方面，从开始，损坏出错率是关于多个存储元件2的位出错率，这是因为最初的威布尔分布是用多个存储元件2作为对象来模型化的。其次，当在由多个存储元件2构成的ST-MRAM中进行必要次数的写入时，甚至写入失败一次的概率都是写入设备出错率。写入设备出错率是示出设置有ST-MRAM的存储设备的性能的指标。要求写入设备出错率的程度因设备使用的应用等有所不同，但是通常要求范围为10_6至10_4的值。再次，将示出根据位出错率确定设备出错率的方法。此处，假定存储设备设置有纠错码功能(ECC)的情况。首先，将存储容量设定为N，将ECC的编码位数(奇偶校验和数据)设定为n，将 ECC (数据)的信息位数设定为k，将纠错位数(能够被校正的位数)设定为s，将块数(ECC 块数)设定为b = N/k，将写入的次数设定为χ。此时，写入侧的设备出错率Rd和位出错率Rb之间的关系表示为以下[式子5]。Rd = 1-(1-F[n, s, Rb] “ (bx)). . ·[式子 5]
此处，通过以下使用示出块出错率的函数的[式子6]应用F[n，s，Rb]。
权利要求
1.一种存储设备，包括多对存储块和写入控制部，其中，所述存储块具有利用磁性材料的磁化状态存储信息的存储层以及磁化取向固定的磁化固定层，其中非磁性层介于所述存储层与所述磁化固定层之间，并且所述存储块被构造为具有多个存储元件，所述多个存储元件利用所述存储层的磁化取向随着用于使在所述存储层和所述磁化固定层的层叠方向上流动有写入电流的写入电压的施加而变化来将所述信息存储在所述存储层中，并且所述存储块被构造为能够向所述多个存储元件中的一个存储元件选择性地施加对应于输入信息的所述写入电压，以及所述写入控制部将要写入到所述存储块的各个所述存储元件中的信息存储在移位寄存器中；从所述移位寄存器向所述存储块输出一条信息；确定输出的所述信息是否成功写入；以及在确定写入失败的情况下，对所述存储块再次输出相同的信息，并且在确定写入成功的情况下，增加用于选择所述存储块中处于能够写入状态下的存储元件的地址值，并从所述移位寄存器向所述存储块输出下一条信息。
2.根据权利要求1所述的存储设备，进一步包括传送控制部，其分别向各个所述写入控制部施加要写入到与各个所述写入控制部成对的所述存储块中的各个存储元件中的信息；以及地址控制部，其在开始写入时向各个所述写入控制部指示写入的头地址。
3.一种存储设备的写入控制方法，所述存储设备包括多个存储块，所述存储块具有 利用磁性材料的磁化状态存储信息的存储层以及磁化取向固定的磁化固定层，其中非磁性层介于所述存储层与所述磁化固定层之间，并且所述存储块被构造为具有多个存储元件， 所述多个存储元件利用所述存储层的磁化取向随着用于使在所述存储层和所述磁化固定层的层叠方向上流动有写入电流的写入电压的施加而变化来将所述信息存储在所述存储层中，并且所述存储块被构造为能够向所述多个存储元件中的一个存储元件选择性地施加对应于输入信息的所述写入电压，所述方法包括将要写入到所述存储块的各个所述存储元件中的信息存储在移位寄存器中；从所述移位寄存器向所述存储块输出一条信息；确定输出的所述信息是否成功写入，以及在确定写入失败的情况下，对所述存储块再次输出相同的信息，在确定写入成功的情况下，增加用于选择所述存储块中处于能够写入状态下的存储元件的地址值，并从所述移位寄存器向所述存储块输出下一条信息。
4.根据权利要求3所述的存储设备的写入控制方法，还包括分别向与所述存储块成对的各个写入控制部施加要写入到所述存储块中的各个存储元件中的信息；以及在开始写入时向各个所述写入控制部指示写入的头地址。
全文摘要
本发明公开存储设备和写入控制方法，该存储设备设置有多对存储块和写入控制部，其中存储块具有存储信息的存储层并且被构造为具有多个存储元件，该多个存储元件利用存储层的磁化取向随着写入电压的施加而变化来将信息存储在存储层中，并且存储块被构造为能够根据输入信息来向一个存储元件选择性地施加写入电压，该写入控制部将要写入到各个存储元件的信息存储在移位寄存器中，从移位寄存器输出一条信息，确定输出的信息是否写入成功，当写入失败时，再次输出相同的信息，当写入成功时，从移位寄存器输出下一条信息。
文档编号G11C11/16GK102543156SQ20111038699
公开日2012年7月4日 申请日期2011年11月29日 优先权日2010年12月20日
发明者内田裕行, 别所和宏, 大森广之, 山根一阳, 浅山徹哉, 细见政功, 肥后丰 申请人:索尼公司