内存抹除方法与其驱动电路的制作方法
【专利摘要】本发明提供了一种内存抹除方法及其驱动电路，主要技术方案包括：当存储单元被选择抹除时，将被选择的存储区块中要被抹除的多个存储单元的栅极、被选择的存储堆中所有存储单元的漏极、与未被选择的多个存储单元的栅极设为浮置；提供正电压给被选择的存储堆的所有的源极及其所共享的P型井与N型井；提供负电压给存储区块中被选择要抹除的多个存储单元的栅极。藉此，利用栅极浮置可接收来至自P型井正电的耦合电压，达成未被选择的多个存储区块的抹除抑制，使得解码更趋精简且易以较小的布局面积达成更多存储区块或存储堆的扩展以及在存储区块中存储区段的分割。
【专利说明】内存抹除方法与其驱动电路
【技术领域】
[0001]本发明是有关于一种或非型闪存(NOR FLASH MEMORY)，且特别是一种适用于或非型闪存的内存抹除方法，以及用于实行内存抹除方法的驱动电路。
【背景技术】
[0002]随着半导体技术的进步，内存的容量也越来越大，且其速度也越来越快。或非型闪存目前被人们广泛地应用于电子产品中，或非型内存中会具有多个存储堆(BANK)，而且每一个存储堆具有多个存储区块(BLOCK)，每一个存储区块具有排列成数行与数列的多个存储单元。一般来说，每个存储区块内可有多个存储单元共享一个P型井(P WELL)与一个N型井(N WELL)。当要抹除某一个存储区块中的某一列上的多个存储单元时，传统上会将P型井施加抹除电压(一般为较大的正电压，例如为8V)，且会施加一个负电压(一般为较大的负电压，例如为-9V)至此列上的多个存储单元的栅极，以藉此达到存储单元内的数据抹除。然而，同一个存储区块中，由于不欲被抹除的其余列的多个存储单元的栅极必须被施加一个系统电源电压或低于抹除电压的正电压(一般为较低的正电压，例如VCC或3V)，如此的操作即会造成抹除过程中的抹除扰动(ERASE DISTURB)。
[0003]一般来说，较小的存储区块可以对抹除扰动有较佳的抑制能力，但相对的，存储区块被区分的越多，芯片尺寸反而越大，因此，或非型闪存目前在大部分的应用上被局限为例如一次抹除4K位(亦即，一个区段(SECTOR))或64K位(亦即，一个区块)。除此之外，对于抹除扰动，目前仍无最佳化的设计方式被提出。因此，对于必须配置一固定数目的列的内存而言，若要减少抹除扰动，就需要将多个列区分为更多的存储区块或存储区段。再者，要区分为更多的存储区块或存储区段，就需更多的电源交换译码电路与驱动电路，以产生对应的电压信号，如此即导致芯片尺寸的增加。
[0004]请参照图1及图2，图1是闪存的存储堆间的配置示意图；而图2是传统的或非型闪存的驱动电路于图1A区域的电路方块图。传统的或非型闪存具有多个驱动电路，每一个驱动电路10配置于相邻两个存储堆(如:ΒΑΝΚ_0、BANK_1)的相邻两对应存储区块(如:BL0CK_n)之间。驱动电路10包括一个字符线驱动电路WL_DRIVER、两个区块P型井电压供应电路BGPWl与BGPW2、十六个负电压供应电路VNNI_X16与一个位线驱动电路YDSL_DRIVER。一般而言，每一个存储区段有4K位(亦即，一个存储区段有4K个存储单元)，每一个存储区块(如:BL0CK_0、BL0CK_1)有十六个存储区段(亦即，一个存储区块有64K个存储单元)。该字符线驱动电路WL_DRIVER —般具有多个字符线前级驱动器WL_pre_DriVer，每一字符线前级驱动器WL_pre_DriVer用来驱动对应的十六条左字符线LWL_X16及十六条右字符线RWL_X16，以分别驱动相邻的两存储区块(如:BL0CK_n)中对应的该等存储单元。
[0005]两个区块P型井电压供应电路BGPWl、BGPW2接收系统电源Y_P0WER分别提供正电压给对应相邻的二存储区块BL0CK_n的P型井与N型井。字符线驱动电路WL_DRIVER接收来自电源交换译码电路(图未示)的十六个电源来源X_P0WER_X16，并据此产生十六个字符线驱动信号给多个列的多个存储单元的栅极。位线驱动电路YDSL_DRIVER接收系统电源Y.POWER,并用以驱动对应相邻的二存储区块BL0CK_n的多个位线YBL。十六个负电压供应电路VNNI_X16的每一者接收负电压VNNG，并且根据负电压VNNG产生十六个负电压给字符线驱动电路WL_DRIVER，以对二存储区块BL0CK_n的十六个存储区段中选定的字符线进行抹除。
[0006]当要抹除某一个存储区段中某一列的多个存储单元时，字符线驱动电路WL_DRIVER会供应负电压给此列的字符线，其中，此列的字符线连接至此列的多个存储单元的栅极。同时，于这些要被抹除的存储单元所属的存储区块中，不需被抹除的存储单元所属的多个字符线则是被供应系统电源电压。另外，若存储区块中不具有需要被抹除的存储单元，那么此存储区块的字符线则都会被施加由字符线驱动电路WL_DRIVER所供应的接地电压(0V)。
[0007]传统的或非型闪存是分别于相邻二存储堆中的对应相邻的二存储区块间的空间中配置一驱动电路10，配置该驱动电路10的空间即显示如图1中BL0CKJ)与BL0CK_1、及BL0CK_2与BL0CK_3间的长条状的间隔空间，因此，基于减少抹除扰动的前提下，或非型闪存会具有更多的存储区块或存储区段。过多的抑制电压电路加上存储区段的分割将使得字符线驱动电路过于复杂，若要扩展更多的存储区块或存储堆，就必须重复配置传统的或非型闪存的驱动电路，如此即会增加占用的面积。
【发明内容】
[0008]本发明的一目的是使内存抹除方法及其驱动电路译码更趋精简，且更容易以较小的布局面积达成更多存储区块或存储堆的扩展，以及增加存储区块中存储区段的分割。
[0009]为达上述目的及其它目的，本发明提供一种内存抹除方法，当一存储堆的一存储区块的一列的多个存储单元被选择抹除时，该内存抹除方法包括:将被选择的该存储区块下未被选择要被抹除的存储单元的栅极、被选择的该存储堆下的所有存储单元的漏极、及被选择的该存储堆下的未被选择的存储区块的每一存储单元的栅极，设为浮置；提供一正电压给被选择的该存储堆下的所有存储单元的源极、所共享的一 P型井与一 N型井；以及提供一负电压给被选择的该存储区块的该列下欲抹除的所述这些存储单元的栅极。
[0010]为达上述目的及其它目的，本发明提供的驱动电路包括多组相邻配置的存储堆，一组存储堆的相邻两对应存储区块中配置一主驱动电路，其余组的存储堆中的相邻两对应存储区块则各被配置一副驱动电路，该主驱动电路包括:一全域字符线驱动器，用以接收来自一电源交换译码电路的一电源来源，并据此产生多个全域字符线信号与其反向全域字符线信号；二延展型第一区域字符线驱动器，用以接收该等全域字符线信号与其反向全域字符线信号，以及接收来自该电源交换译码电路的另一电源来源，并据此产生与提供相邻该两个存储区块的所述这些字符线的电压；一全域负电压供应电路，用以接收一参考负电压，并提供一负电压给该等延展型第一区域字符线驱动器；以及一第一位线驱动电路，用以驱动相邻该两个存储区块的所述这些位线。而该副驱动电路则包括:一延展型第二区域字符线驱动器，用以接收该等全域字符线信号与其反向全域字符线信号，以及接收来自该电源交换译码电路的另一电源来源，并据此产生与提供相邻存储区块的所述这些字符线的电压；以及一第二位线驱动电路，用以驱动相邻存储区块的所述这些位线。
[0011]综上所述，本发明提供了一种内存抹除方法与实施此内存方法的驱动电路，通过使用本发明的驱动方法即可简化电路复杂度并对抹除扰动有较佳的抑制能力。本发明的驱动电路及搭配的副驱动电路，利用副驱动电路的扩充即可增加或非型闪存的多个行与多个列，而不用使相邻两个存储堆的相邻两个存储区块间的驱动电路所占用的面积都必须一样，可大幅简化电路复杂度进而减少电路占用的面积。【专利附图】
【附图说明】
[0012]图1是闪存的存储堆间的配置示意图。
[0013]图2是传统的或非型闪存的驱动电路于图1A区域的电路方块图。
[0014]图3是本发明实施例所提供的内存抹除方法的流程图。
[0015]图4是本发明一实施例中闪存的存储堆的配置示意图。
[0016]图5是本发明一实施例中用以实现图3抹除方法的驱动电路的电路方块图。
[0017]图6是本发明另一实施例中用以实现图3的流程方法的驱动电路的电路方块图。
[0018]图7A、图7B、图7C是本发明一实施例中延展型区域字符线驱动器于抹除过程中的不同状态下的操作示意图。
[0019]附图标号:
[0020]10驱动电路
[0021]30主驱动电路
[0022]40副驱动电路
[0023]A、A’区域
[0024]B、B，区域
[0025]ΒΑΝΚ_0-3存储堆
[0026]BL0CK_1~3存储区块
[0027]WL_DRIVER字符线驱动电路
[0028]WL_pre_Driver字符线前级驱动器
[0029]LWL_X16左字符线
[0030]RWL_X16右字符线
[0031]X_P0WER_X16电源
[0032]BGPffl、BGPW2区块P型井电压供应电路
[0033]VNNI_X16负电压供应电路
[0034]YDSL_DRIVER位线驱动电路
[0035]Y_P0WER系统电源
[0036]YBL位线
[0037]VNNG负电压
[0038]S20、S22、S24步骤
[0039]L_WL_DRIVER延展型区域字符线驱动器
[0040]GBGVNN全域负电压供应电路
[0041]GBGVNNC负电压
[0042]GffL全域字符线信号
[0043]GffLB反向全域字符线信号[0044]G_WL_DRIVER全域字符线驱动器
[0045]XDC16区域字符线驱动单元
[0046]GWL_UNIT全域字符线驱动单元
[0047]BKVNN存储堆负压信号
[0048]Ν1~Ν3晶体管
【具体实施方式】
[0049]为充分了解本发明的目的、特征及功效，兹通过下述具体的实施例，并配合所附的附图，对本发明做一详细说明，说明如后:
[0050]为了更加容易地扩展或非型闪存的多个行与多个列，以提升或非型闪存的容量，又不想过度地增加芯片尺寸，本发明提供了一种内存抹除方法与实施此内存方法的驱动电路，通过使用本发明的驱动电路，可以增加或非型闪存的多个行与多个列，而不用大量地增加芯片尺寸。
[0051]首先，请参照图3，图3是本发明实施例所提供的内存抹除方法的流程图。或非型闪存具有多个存储堆，每一个存储堆具有多个存储区块，每一个存储区块具有多个存储单元，这些存储单元排列成多个行与多个列，每一个字符线连接至对应列的多个存储单元的栅极，每一个区域位线连接至对应行的多个存储单元的漏极，每数行的多个存储单元的源极通过多个选择晶体管连接至一个全域位线。
[0052]其中，当一个存储堆的一个存储区块里的一个列的多个存储单元被选择抹除时，或非型闪存会被执行内存抹除方法。在步骤S20中，是将下列(A)、(B)、(C)所述部分设为浮置，其中，(A)、被选择的存储区块下，未被选择来抹除的多个存储单元中的栅极；(B)、被选择的存储堆下，所有存储单元的漏极；(C)、被选择的存储堆下，所有未被选择的存储区块中的每一存储单元的栅极。
[0053]接着进行步骤S22，提供正电压(例如:8V)给被选择的存储堆下的所有存储区块中的所有存储单元的源极，以及提供正电压(例如:8V)给共享的P型井与N型井。步骤S24则为:提供负电压(例如:_9V)给被选择的存储区块的该列下，欲抹除的多个存储单元的栅极。在一般的情况下，于被选择的存储区块中，未被选择的多个列的多个存储单元的被浮置的栅极，其电压小于P型井的正电压(例如，被浮置的栅极的电压约为4V)。需要特别说明的是，上述步骤S20、S22与S24的执行顺序并非用以限定本发明，步骤S22与S24较佳是同时实施，此外，步骤S22与S24亦可在步骤S20之前，或者是三步骤同时实施。
[0054]另外，图3的抹除方法还包括了其它的步骤，此步骤执行于步骤S20与S22之前。此步骤提供驱动电路于相邻两个存储堆的相邻两个存储区块之间，此驱动电路用以提供负电压，以及负责将被选择的存储区块下的多个未被选择要被抹除的多个存储单元的栅极设为浮置。
[0055]接着，请参照图4，是本发明一实施例中闪存的存储堆的配置示意图，其是于主驱动电路(即:占用空间近似于现有驱动电路)的两侧，以占用电路面积较小的副驱动电路(A’区域)来取代现有不断重复配置的全域字符线驱动器，以减少现有闪存中驱动电路所需的配置空间。换言之，本发明实施例中的驱动电路包括多组相邻配置的存储堆，例如:ΒΑΝΚ_0 与 BANK_1 —组、BANK_1 与 BANK_2 —组、BANK_2 与 BANK_3 —组。一组存储堆(BANK_U BANK_2)的相邻两对应存储区块中配置一主驱动电路(具有一个全域字符线驱动器及二个延展型区域字符线驱动器)，其余组的存储堆中(ΒΑΝΚ_0与BANK_1、BANK_1与BANK_2)则各被配置一副驱动电路(仅具有一个延展型区域字符线驱动器)。亦即，本发明实施例中是以I个主驱动电路搭配数个副驱动电路。每个存储堆需配置I个延展型区域字符线驱动器，同时配置I个主驱动电路中的全域字符线驱动器来推所有的延展型区域字符线驱动器。例如:若有4个存储堆，则需要I个主驱动电路(具有I个全域字符线驱动器)，以及搭配4个延展型区域字符线驱动器(包含:主驱动电路中的2个延展型区域字符线驱动器，及2个副驱动电路中各别的延展型区域字符线驱动器)；若有8个存储堆，则仍是仅需要I个主驱动电路(具有I个全域字符线驱动器)，以及搭配8个延展型区域字符线驱动器(主驱动电路中的2个延展型区域字符线驱动器，及6个副驱动电路中各别的延展型区域字符线驱动器)。
[0056]图5是本发明一实施例中用以实现图3抹除方法的驱动电路的电路方块图，同时，其是代表图4的B’区域下本发明的电路方块图。或非型闪存包括多个存储堆与多个驱动器。每一个存储堆具有多个存储区块，每一个存储区块具有多个存储单元，这些存储单元排列成多个行与多个列。每一个字符线连接至对应列的多个存储单元的栅极，每一个区域位线连接至对应行的多个存储单元的漏极，每数行的多个存储单元的源极通过多个选择晶体管连接至一个全域位线。本发明的驱动电路包含一主驱动电路30及一副驱动电路40。
[0057]如图5所示，每一个主驱动电路30配置于相邻两个存储堆(如图4所示的BANK_1、BANK_2)的对应相邻两个存储区块BL0CK_n、BL0CK_n之间(例如:BANK_1的BL0CK_1与BANK_2的BL0CK_1)，主驱动电路30包括一个全域字符线驱动器G_WL_DRIVER、两个延展型区域字符线驱动器L_WL_DRIVER、一个全域负电压供应电路GBGVNN与一个位线驱动电路YDSL_DRIVER。两个延展型区域字符线驱动器L_WL_DRIVER用以接收全域字符线信号GWL与反向全域字符线信号GWLB，以及接收来自电源交换译码电路(图未示)的两个电源来源X_P0WER_X16，并据此产生与提供电压至相邻两个存储区块的多条字符线LWLX_16、RWLX_16。全域负电压供应电路GBGVNN用以接收参考负电压VNNG，并提供负电压GBGVNNC给该等延展型区域字符线驱动器L_WL_DRIVER与该全域字符线驱动器G_WL_DRIVER。位线驱动电路YDSL_DRIVER接收系统电压Y_P0WER，并用以驱动相邻两个存储区块BL0CK_1、BL0CK_2的多个位线YBL。
[0058]全域字符线驱动器G_WL_DRIVER用以接收来自电源交换译码电路的另一个电源来源X_PLUS_P0WER，并据此产生全域字符线信号GWL与反向全域字符线信号GWLB给两个延展型区域字符线驱动器L_WL_DRIVER。本发明的实施例是使或非型闪存于同一个存储堆下增加更多的存储区块，其作法为复制延展型区域字符线驱动器L_WL_DRIVER，于每两个相邻存储堆BANK_0、BANK_1的相邻两个存储区块BL0CK_n、BL0CK_n间配置不具有全域字符线驱动器G_WL_DRIVER的副驱动电路40 (请参阅图6)。
[0059]图6是本发明另一实施例中用以实现图3的流程方法的驱动电路的电路方块图，同时，图6是代表图4的B’区域下本发明的电路方块图。通过本发明于图5所示实施例的架构，当或非型闪存要增加存储堆时，也仅需要于两个相邻存储堆BANKJK BANK_1 (请参阅图4)的相邻两对应存储区块BL0CK_n、BL0CK_n (例如:BANK_1的BL0CK_1与ΒΑΝΚ_0的BL0CK_1)之间复制上述的副驱动电路40即可。于相邻两个存储堆BANK_0、BANK_1的相邻两个存储区块BLOCK_n、BLOCK_n间的延展型区域字符线驱动器L_WL_DRIVER是接收全域负电压供应器GBGVNN所提供的负电压GBGVNNC、全域字符线驱动器G_WL_DRIVER所输出的全域字符线信号GWL及其反向全域字符线信号GWLB。每一存储堆并接收有一存储堆负压信号BKVNN(图未不),用以供应O或负电压的操作。与传统或非闪存的驱动器相较，主驱动电路30及副驱动电路40仅利用单一全域负电压供应器GBGVNN、较小的全域字符线驱动器G_WL_DRIVER与延展型区域字符线驱动器L_WL_DRIVER，因此，整体的驱动电路尺寸可以被大大地减少。如此，若使用本发明实施例所提供的架构，则更容易以较小的布局面积达成更多存储区块或存储堆的扩展。至于一主驱动电路30可耦接多少延展型区域字符线驱动器L_WL_DRIVER则取决于全域字符线驱动器G_WL_DRIVER的驱动能力、负载、操作速度等因素，其是属现有技术，本领域技术人员可轻易采用适合的全域字符线驱动器G_WL_DRIVER。
[0060]请继续参阅图6，每一延展型区域字符线驱动器L_WL_DRIVER可具有六十四个区域字符线驱动单元XDC16，每一个区域字符线驱动单元XDC16接收电源X_P0WER_X16、负电压GBGVNNC、全域字符线信号GWL与其反向全域字符线信号GWLB，并据此产生十六个字符线的电压。同样地，全域字符线驱动器G_WL_DRIVER包括了六十四个全域字符线驱动单元GWL_UNIT,每一个全域字符线驱动单元GWL_UNIT对应两个区域字符线驱动单元XDC16，并产生对应的全域字符线信号GWL与其反向全域字符线信号GWLB给对应的两个区域字符线驱动单元XDC16。区域字符线驱动单元XDC16于实施时可具有三个串联的晶体管，然而，当第一个晶体管的崩溃电压够高时，区域字符线驱动单元XDC16可仅具有二个串联的晶体管，甚至可直接使用单一晶体管。
[0061]当相邻两个存储堆ΒΑΝΚ_0、BANK_1其中之一的一个存储区块的一个列的多个存储单元被选择抹除时，对应的延展型区域字符线驱动器L_WL_DRIVER施加负电压于被选择的存储区块的该列下欲抹除的多个存储单元的栅极所对应的字符线，且该对应的延展型区域字符线驱动器L_WL_DRIVER将被选择的存储区块下未被选择要被抹除的多个存储单元的栅极浮置，其中被选择的存储堆下的所有存储单元的源极、所共享的P型井与N型井皆被施加正电压，且被选择的存储堆下的所有存储单元的漏极与被选择的存储堆下的所有未被选择的存储区块的多个存储单元的栅极被设为浮置。
[0062]上述的全域字符线驱动器G_WL_DRIVER根据来自于电源交换译码电路的电源来源X_PLUS_P0WER来产生与提供全域字符线信号GWL与反向全域字符线信号GWLB给每一个延展型区域字符线驱动器L_WL_DRIVER，而达到字符线全域译码的目标。除此之外，上述每一个存储堆的P型井共同接至正电压，可以减少必须针对每一个存储区段的P型井分别产生正电压的复杂性。
[0063]接着请参阅图7A、图7B、图7C，是本发明一实施例中延展型区域字符线驱动器于抹除过程中的不同状态下的操作示意图。其是一个存储堆的一个存储区块的一个列的存储单元被选择抹除时的情况。
[0064]图7A是显示被选择的存储区块的列中，延展型区域字符线驱动器对欲抹除的所述这些存储单元的字符线施加电压的情况，通过电源X_P0WER_X16对选定的延展型区域字符线驱动器L_WL_DRIVER供应电压，以决定出欲抹除的所述这些存储单元的字符线。于此情况下，该全域字符线信号GWL被操作为一负电压(-HV)，例如:-9V;反向全域字符线信号GWLB及存储堆负压信号BKVNN是被操作为接地电压(零电压)，全域负电压供应电路GBGVNN是被操作为使输出电压为一负电压GBGVNNC。至于P型井(图未示)则如现有技术般是供应予正电压。藉此，对于欲抹除的所述这些存储单元的字符线，对应的延展型区域字符线驱动器L_WL_DRIVER会输出负电压予欲抹除的所述这些存储单元的字符线中的栅极。
[0065]图7B是显示延展型区域字符线驱动器对被选择的存储区块下不抹除的所述这些存储单元的字符线施加电压的情况，通过电源X_P0WER_X16对选定的延展型区域字符线驱动器L_WL_DRIVER供应电压，以决定出不抹除的所述这些存储单元的字符线。于此情况下，该全域字符线信号GWL被操作为一负电压(-HV)，例如:-9V ;反向全域字符线信号GWLB及存储堆负压信号BKVNN是被操作为接地电压(零电压)，全域负电压供应电路GBGVNN是被操作为使输出电压为一负电压GBGVNNC。至于P型井(图未示)则如现有技术般是供应予正电压。藉此，对于不抹除的所述这些存储单元的字符线，对应的延展型区域字符线驱动器L_WL_DRIVER会输出一受限电压(inhibit voltage)予不抹除的所述这些存储单元的字符线中的栅极，使此情况下的栅极被设置为浮置。
[0066]图7C是显示延展型区域字符线驱动器对被选择的存储堆下的未被选择的所述这些存储区块施加电压的情况，通过电源X_P0WER_X16对选定的延展型区域字符线驱动器L_WL_DRIVER供应电压，以决定出未被选择的所述这些存储区块的所述这些存储单元的字符线。于此情况下，该全域字符线信号GWL、反向全域字符线信号GWLB、BKVNN、及全域负电压供应电路GBGVNN是被操作为接地电压(零电压)。至于P型井(图未示)则如现有技术般是供应予正电压。藉此，对于被选择的存储堆下的未被选择的所述这些存储区块的所述这些存储单元的字符线，对应的延展型区域字符线驱动器L_WL_DRIVER会输出一受限电压(inhibit voltage)予不抹除的所述这些存储单元的字符线中的栅极,使此情况下的栅极被设置为浮置。同样地，在此情况下，被选择的该存储堆下的所有所述这些存储单元的漏极，亦以图7C的方式施加电压，使此情况下的漏极亦被设置为浮置。
[0067]前述图7A、图7B、图7C中的延展型区域字符线驱动器L_WL_DRIVER是以三个晶体管N1、N2、N3作为示例，例如:n型晶体管，本领域技术人员应了解的是该等晶体管仅为一种示例，其它能达成前述的信号操作的电路安排亦可完成本发明，皆不脱离本发明的范畴。
[0068]综上所述，本发明提供一种内存抹除方法与实施此内存方法的驱动电路，利用栅极浮置时接收来至自P型井正电的耦合电压，达成未被选择的多个存储区块的抹除抑制，使得解码更趋精简且易以较小的布局面积达成更多存储区块或存储堆的扩展以及在存储区块中存储区段的分割。本发明的主驱动电路及搭配的副驱动电路，利用延展型区域字符线驱动器L_WL_DRIVER的扩充即可增加或非型闪存的多个行与多个列，而不用不断地重复配置全域字符线驱动器G_WL_DRIVER，可大幅简化电路复杂度进而减少电路占用芯片的面积，并且还可对抹除扰动有较佳的抑制能力。
[0069]本发明在上文中已以较佳实施例揭露，然本领域的技术人员应理解的是，该实施例仅用于描绘本发明，而不应解读为限制本发明的范围。应注意的是，举凡与该实施例等效的变化与置换，均应设为涵盖于本发明的范畴内。因此，本发明的保护范围当以权利要求所界定范围为准。
【权利要求】
1.一种内存抹除方法，其特征在于，当一存储堆的一存储区块的一列的多个存储单元被选择抹除时，所述内存抹除方法包括: 将被选择的所述存储区块下未被选择要被抹除的存储单元的栅极、被选择的所述存储堆下的所有存储单元的漏极、及被选择的所述存储堆下的未被选择的存储区块的每一存储单元的栅极，设为浮置； 提供一正电压给被选择的所述存储堆下的所有存储单元的源极、所共享的一 P型井与一 N型井；以及 提供一负电压给被选择的所述存储区块的所述列下欲抹除的所述这些存储单元的栅极。
2.一种用于实行如权利要求1所述的内存抹除方法的驱动电路，其特征在于，应用于一或非型闪存，所述驱动电路包括多组相邻配置的存储堆，一组存储堆的相邻两对应存储区块中配置一主驱动电路，其余组的存储堆中的相邻两对应存储区块则各被配置一副驱动电路，所述副驱动电路包括: 一延展型第二区域字符线驱动器，用以接收所述主驱动电路产生的多个全域字符线信号与其反向全域字符线信号，以及用以产生提供至与所述延展型第二区域字符线驱动器相邻的所述二存储区块的字符线的电压；以及 一第二位线驱动电路，用以驱动与所述延展型第二区域字符线驱动器相邻的所述二存储区块的位线。
3.如权利要求2所述的驱动电路，其特征在于，所述主驱动电路包括: 一全域字符线驱动器，用以 产生所述多个全域字符线信号与其反向全域字符线信号； 二延展型第一区域字符线驱动器，用以接收所述等全域字符线信号与其反向全域字符线信号，以及用以产生提供至与所述延展型第一区域字符线驱动器相邻的所述二存储区块的字符线的电压； 一全域负电压供应电路，用以接收一参考负电压，并提供一负电压给所述二延展型第一区域字符线驱动器；以及 一第一位线驱动电路，用以驱动与所述延展型第一区域字符线驱动器相邻的所述两个存储区块的位线。
4.一种驱动电路，其特征在于，应用于一或非型闪存，所述或非型闪存具有多个存储堆，每一个存储堆具有多个存储区块，每一个存储区块具有多个存储单元，两相邻存储堆为一组，所述这些存储单元排列成多个行与多个列，每一个字符线连接至对应的所述列的所述这些存储单元的栅极，每一个区域位线连接至对应的所述行的所述这些存储单元的漏极，每数行的所述这些存储单元的源极通过多个选择晶体管连接至一个全域位线，所述驱动电路包括配置于一组的相邻两个存储堆的相邻两个存储区块中的一主驱动电路，而其余组的相邻所述两个存储堆的相邻两个存储区块则各被配置一副驱动电路，所述副驱动电路包括: 一延展型第二区域字符线驱动器，用以接收所述主驱动电路产生的多个全域字符线信号与其反向全域字符线信号，以及用以产生提供至与所述延展型第二区域字符线驱动器相邻的所述二存储区块的字符线的电压；以及 一第二位线驱动电路，用以驱动与所述延展型第二区域字符线驱动器相邻的所述二存储区块的位线。
5.如权利要求4所述的驱动电路，其特征在于，所述主驱动电路包括: 一全域字符线驱动器，用以产生所述等全域字符线信号与其反向全域字符线信号；二延展型第一区域字符线驱动器，用以接收所述等全域字符线信号与其反向全域字符线信号，以及用以产生提供至与所述延展型第一区域字符线驱动器相邻的所述二存储区块的字符线的电压； 一全域负电压供应电路，用以接收一参考负电压，并提供一负电压给所述二延展型第一区域字符线驱动器；以及 一第一位线驱动电路，用以驱动与所述延展型第一区域字符线驱动器相邻的所述两个存储区块 的位线。
【文档编号】G11C16/14GK103531239SQ201210229773
【公开日】2014年1月22日 申请日期:2012年7月4日 优先权日:2012年7月4日
【发明者】卢孝华, 郭志明, 王宇淳 申请人:宜扬科技股份有限公司