专利名称：读出电路的制作方法
技术领域：
本发明关于一种读出电路，特别是涉及一种用于半导体存储器电路的读出电路。
背景技术：
半导体存储器通常被认为是数字集成电路中非常重要的组成部分，它们对于构建基于微处理器的应用系统发挥着至关重要的作用。近年来人们越来越多地将各种存储器嵌入在处理其内部，以便使处理器具有更高的集成度和更快的工作速度，因此存储器阵列及其外围电路的性能就在很大程度上决定了整个系统的工作状况，包括速度、功耗等。在半导体存储器的各种外围器件中最为重要的就是读出电路。由于读出电路通常被用来在对存储单元进行读操作时采样位线上的微小信号变化并进行放大，从而确定相应存储单元的存储信息，因此读出电路对于存储器的存取时间有着决定性的影响。 图I为现有技术中典型的读出电路的电路示意图。如图I所示，该读出电路包括电流镜电路101、参考存储单元102、译码控制电路103、传输电路104以及输出电路105，其中镜像电流镜电路101包括PMOS管P1/P2，以提供电源，参考存储单元102包括NMOS管NI以及1-4个栅极互连的NMOS管，NI栅极通过一反相器INVl接至NI源极，NI源极通过1_4个栅极互连的NMOS管与多个连接字线WL的参考存储单元Cellj (j例如为4或8)相连，译码控制电路103—端连接传输电路104，另一端连接存储单元Cell，其由三个源漏相接形成串联的NMOS晶体管N2、N3以及N4组成，NMOS管N2-N4栅极分别连接控制信号YA、YB以及YC，这样，当访问存储器单元Cell时，YA/YB/YC置高电平，NMOS管N2-N4接通，存储单元信息可通过译码控制电路103及传输电路104形成于C点；传输电路104包括NMOS管N5及一反相器INV2，NMOS管N5漏极接P2漏极，栅极与源极之间接反相器INV2，并接至译码控制电路103 ;输出电路105包括一比较器CMPl及一反相器INV3，比较器CMPl之正输入端接P2漏极，负输入端接一参考电压Vref，输出端接反相器INV3之输入端，反相器INV3输出存储单元信息Soutb。图2为现有技术中产生参考电压的三种方式的电路示意图。如图2所示，现有技术中的参考电压一般通过未经控制的电阻分压或带隙电压或使用二极管阈值来产生的，其存在电流大，需要一直消耗电能的缺点。另外，上述读出电路还却存在如下缺点由于参考存储单元接镜像电流镜电路，因此，无论是否进行读写存储单元操作时，参考存储单元上均有电流，则会一直消耗电能，造成不必要的浪费。
发明内容
为克服上述现有技术的读出电路存在的浪费电能的问题，本发明的主要目的在于提供一种读出电路，其在读出电路不进行读写存储单元操作时，使得参考存储单元及参考电压产生电路无电流，不消耗电流，节省了电能。为达上述及其它目的，本发明提出一种读出电路，用于将存储单元的信息放大输出，包括参考存储单元、译码控制电路、传输电路及输出电路，另外，该读出电路还包括可控电流镜电路，该可控电流镜电路与该参考存储单元、该传输电路及该输出电路连接，同时该可控电流镜电路还连接一读写控制信号，以在该读写控制信号控制下，使得在不进行读操作时，该参考存储单元上无电流。进一步地，该可控电流镜电路包括包括第一 PMOS管、第二 PMOS管、第三PMOS管以及第六NMOS管，该第一 PMOS管与该第二 PMOS管源极接电源电压，栅极互连，该第一 PMOS管漏极接该第三PMOS管源极，该第三PMOS管栅极接该读写控制信号，漏极与该第一 PMOS管栅极互连后接该参考存储单元，该第六NMOS管漏极接该第一 PMOS管之栅极，栅极接该读写控制信号，源极接地，该第二 PMOS管源极接电源电压，漏极通过该传输电路、该译码控制电路接该存储单元，同时该第二 PMOS管漏极还接至该输出电路，以将该存储单元的信息输出至该输出电路。进一步地，该输出电路包括比较器、参考电压产生电路以及一反相器，该比较器的一输入端接该第二 PMOS管漏极，另一输入端接该参考电压产生电路，输出端通过该反相器缓冲将存储单元的信息输出，该参考电压产生电路接该读写控制信号，以在该读写控制信 号的控制下，产生一参考电压。进一步地，该参考电压产生电路在该读写控制信号控制下，在需要对该存储单元进行读操作时，产生该参考电压，在不需对该存储单元进行读操作时，输出为O。进一步地，该参考电压产生电路包括第四PMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第四反相器以及两电流源，该第四PMOS管源极接电源电压，栅极接该读写控制信号，漏极接该第七NMOS管漏极，该第七NMOS管源极接一电流源，栅极与该第八NMOS管栅极互连，并通过该第四反相器与源极相连，该第九NMOS管栅极接该读写控制信号，漏极接该第七NMOS管栅极，源极接地，该第八NMOS管漏极接电源电压，源极接另一电流源，并输出该参考电压，第八NMOS管NS的阈值电压值低于第七NMOS管N7的阈值电压，在不进行读操作时，该参考电压产生电路受读写控制信号的控制而被关断，从而不消耗电流。与现有技术相比，本发明一种读出电路通过可控电流镜电路在不进行读存储单元时使得参考存储单元上无电流，减少了电流的损耗，节省了电能，同时，本发明还通过一参考电压产生电路在不进行读存储单元时，输出参考电压为0，使得参考电压产生电路在不进行读存储单元时不消耗电流，进一步节省了电能。
图I为现有技术中典型的读出电路的电路示意图；图2为现有技术中产生参考电压的三种方式的电路示意图；图3为本发明一种读出电路之较佳实施例的电路结构图。图4为本发明之读出电路的参考电压产生电路306的电路示意图；图5为本发明之读出电路的参考电压产生电路的时序示意图。
具体实施例方式以下通过特定的具体实例并结合
本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。图3为本发明一种读出电路之较佳实施例的电路结构图。如图2所示，本法明之读出电路包括可控电流镜电路301、参考存储单元302、译码控制电路303、传输电路304以及输出电路305。其中参考存储单元302、译码控制电路303及传输电路304与现有技术类似，在此不予赘述。可控电流镜电 路301，连接一读写控制信号SENb，以在该读写控制信号SENb的控制下，使得不进行读写存储单元操作时，参考存储单元302上无电流。可控电流镜电路301包括第一 PMOS管P1、第二 PMOS管P2、第三PMOS管P3以及第六NMOS管N6，P1/P2源极接电源电压Vdd，栅极互连，Pl漏极接P3源极，P3栅极接读写控制信号SENb，漏极与Pl栅极互连后接参考存储单元302，NMOS管N6漏极接P1/P2之栅极，栅极接读写控制信号SENb，源极接地，P2源极接电源电压Vdd，漏极通过传输电路304、译码控制电路303接存储单元Cell,同时P2漏极还接至输出电路305，以将存储单元Cell的信息输出至输出电路305 ;输出电路305包括一比较器CMPl及一反相器INV3，比较器CMPl之一输入端接PMOS管P2的漏极，另一端接一参考电压产生电路306,输出端输出至反相器INV3输入端,反相器INV3输出端输出存储单元的信息Soutb。请继续参考图3，当SENb = “I”时，P3不通，左侧参考存储单元302的NI及以下电路没有电源，而N3导通，则N3漏极节点A为低电平，从而左侧NI及以下电路没有电流，同时，P2饱和导通，P2漏极为高电平，从而比较器CMPl输出为高，经反相器INV3反相后为低电平，即Soutb = “O”。当SENb = “O”时，P3导通，N3不通，PI, P2形成电流镜电路，电源自P1、P3加到参考存储单元的NI及以下电路，节点B产生电压VB,当B点电压VB较低时，经反相器INVl反相后为高，从而NI加速导通，使得节点B电压VB上升，NI导通减弱，最终节点B电压维持在一恒定值(该值和参考存储单元Cellj存储内容相关)，从而节点A电压VA也因上述负反馈而稳定在一定值，其电流恒定，存储单元Cell的信息(电子多少)直接以电压形式表现于节点C的电压VC，VC和参考电压产生电路306产生的参考电压Vref相比较形成输出，经反相器INV3缓冲后输出Soutb。图4为本发明之读出电路的参考电压产生电路306的电路示意图。如图4所示，参考电压产生电路306包括第四PMOS管P4、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第四反相器INV4以及电流源11/12，第八NMOS管N8的阈值电压值低于第七NMOS管N7的阈值电压。P4源极接电源电压Vdd，栅极接读写控制信号SENb，漏极接第七NMOS管N7漏极，第七NMOS管N7源极接电流源II，栅极与第八NMOS管栅极互连，并通过第四反相器INV4与源极相连，第九NMOS管栅极接读写控制信号SENb，漏极接N7/N8栅极，源极接地，第八NMOS管漏极接电源电压Vdd，源极接电流源12，并输出参考电压Vref。图5为本发明之读出电路的参考电压产生电路的时序示意图。请一并参考图4，当SENb = “O”时，需要作Cell读出操作，此时P4导通，电源加至N7的漏极，N7源极恒流源产生一电压Vs，Vs经过INV4反相后得到一高电压Vg，Vg控制N7加速导通，从而Vs上升，使得Vg又下降，如此负反馈使Vg稳定于一定值，这样NS获得稳定偏置，其源极恒流输出一稳定参考电压Vref，由于第八NMOS管N8的阈值电压值低于第七NMOS管N7的阈值电压，从而保证Vref的值高于Vs的值。
当SENb = “I”时，此时不读存储单元Cell，N9导通，P4不通，N7及以下电路没有电源，Vg为低电压，NS截止，从而参考电压Vref为0，参考电压产生电路不消耗电流。
可见，本发明一种读出电路通过可控电流镜电路在不进行读存储单元时使得参考存储单元上无电流，减少了电流的损耗，节省了电能，同时，本发明还通过一参考电压产生电路在不进行读存储单元时，输出参考电压为0，使得参考电压产生电路在不进行读存储单元时不消耗电流，进一步节省了电能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此， 本发明的权利保护范围，应如权利要求书所列。
权利要求
1.一种读出电路，用于将存储单元的信息放大输出，包括参考存储单元、译码控制电路、传输电路及输出电路，其特征在于该读出电路还包括可控电流镜电路，该输出电路还包括参考电压产生电路，该可控电流镜电路与该参考存储单元、该传输电路及该输出电路连接，同时该可控电流镜电路还连接一读写控制信号，以在该读写控制信号控制下，使得在不进行读操作时，该参考存储单元上无电流，该参考电压产生电路在该读写控制信号控制下，在需要对该存储单元进行读操作时，产生参考电压，在不需对该存储单元进行读操作时，输出为O。
2.如权利要求I所述的读出电路，其特征在于该可控电流镜电路包括包括第一PMOS管、第二 PMOS管、第三PMOS管以及第六NMOS管，该第一 PMOS管与该第二 PMOS管源极接电源电压，栅极互连，该第一 PMOS管漏极接该第三PMOS管源极，该第三PMOS管栅极接该读写控制信号，漏极与该第一 PMOS管栅极互连后接该参考存储单元,该第六NMOS管漏极接该第一 PMOS管之栅极，栅极接该读写控制信号，源极接地，该第二 PMOS管源极接电源电压，漏极通过该传输电路、该译码控制电路接该存储单元，同时该第二 PMOS管漏极还接至该输出电路，以将该存储单元的信息输出至该输出电路。
3.如权利要求I所述的读出电路，其特征在于该参考电压产生电路包括第四PMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第四反相器以及两电流源，该第四PMOS管源极接电源电压，栅极接该读写控制信号，漏极接该第七NMOS管漏极，该第七NMOS管源极接一电流源，栅极与该第八NMOS管栅极互连，并通过该第四反相器与源极相连，该第九NMOS管栅极接该读写控制信号，漏极接该第七NMOS管栅极，源极接地，该第八NMOS管漏极接电源电压，源极接另一电流源，并输出该参考电压，该第八NMOS管的阈值电压值低于该第七NMOS管的阈值电压。
4.如权利要求I所述的读出电路，其特征在于该输出电路包括比较器、参考电压产生电路以及一反相器，该比较器的一输入端接该第二 PMOS管漏极，另一输入端接该参考电压产生电路，输出端通过该反相器缓冲将存储单元的信息输出。
全文摘要
本发明公开了一种读出电路，用于将存储单元的信息放大输出，包括可控电流镜电路、参考存储单元、译码控制电路、传输电路及输出电路，该可控电流镜电路与该参考存储单元、该传输电路及该输出电路连接，同时该可控电流镜电路还连接一读写控制信号，以在该读写控制信号控制下，使得在不进行读操作时，该参考存储单元上无电流，本发明通过一可控电流镜电路使得在不进行读存储单元时参考存储单元上无电流，减少了电流的损耗，节省了电能，同时，本发明的参考电压产生电路在不进行读存储单元操作时不消耗电流，进一步节省了电能。
文档编号G11C7/06GK102930891SQ201210414688
公开日2013年2月13日 申请日期2012年10月25日 优先权日2012年10月25日
发明者杨光军 申请人:上海宏力半导体制造有限公司