专利名称：改善衬垫测试覆盖率的芯片及其相关的方法
技术领域：
本发明涉及一种改善衬垫测试覆盖率的芯片和改善芯片衬垫测试覆盖率的方法，尤指一种利用控制器控制没有耦接于探针的衬垫读/写预定数据，以改善衬垫测试覆盖率的芯片和改善芯片衬垫测试覆盖率的方法。
背景技术：
请参照图1和图2，图1是为现有技术说明一测试机台的探针100利用一数据压缩的方式写入测试数据TD至一芯片200的示意图，和图2为现有技术说明测试机台的探针100利用数据压缩的方式从芯片200读取测试数据的示意图。如图1所示，探针100通过一衬垫202和一离线驱动单元204写入测试数据TD至数据路径电路206。然后，数据路径电路206再将测试数据TD写入至芯片200内的储存单元208。如图2所示，当探针100利用数据压缩的方式从芯片200读取测试数据时，探针100可通过一异或门210经数据路径电路206从储存单元208内的一相对应区块读取测试数据。如图1和图2所示,现有技术的芯片测试(chip probing test)可覆盖数据路径电路206、储存单元208、衬垫202和离线驱动单元204。然而，现有技术的芯片测试无法覆盖芯片200内其他的衬垫与离线驱动单元。亦即现有技术的芯片测试无法判定芯片200内其他的衬垫与离线驱动单元是否合格。
发明内容
本发明的一实施例提供一种改善衬垫测试覆盖率的芯片。该芯片包含一控制单元、多个衬垫及一储存单元。该多个衬垫中的一预定衬垫用以耦接于一探针卡的探针，且该探针卡耦接于一测试机台。该储存单元包含多个区块。该控制单元控制该多个衬垫中的一第一衬垫从一第一预定区块中读取并储存一测试数据中的一预定数据，该控制单元控制该第一衬垫对该多个区块中的一第二预定区块写入该预定数据，该测试机台控制该探针通过该预定衬垫读取该第二预定区块所储存的该预定数据，以及该测试机台根据一读取结果，判定该第一衬垫是否合格。本发明的另一实施例提供一种改善芯片衬垫测试覆盖率的方法，该芯片包含一控制单元、多个衬垫及一储存单元，其中该储存单元包含多个区块。该方法包含通过该多个衬垫中的一预定衬垫写入一测试数据至该多个区块中的一第一预定区块；控制该多个衬垫中的一第一衬垫从该第一预定区块中读取并储存该测试数据中的一预定数据；控制该第一衬垫对该多个区块中的一第二预定区块写入该预定数据；通过该预定衬垫读取该第二预定区块所储存的该预定数据；根据一读取结果，判定该第一衬垫是否合格。本发明提供一种改善衬垫测试覆盖率的芯片和改善芯片衬垫测试覆盖率的方法。该芯片和该方法利用一控制器控制没有耦接于一探针的衬垫读取一预定数据，以及利用该控制器控制没有耦接于该探针的衬垫对一储存单元中的一预定区块写入该预定数据。然后，一测试机台控制该探针通过一预定衬垫读取该预定区块所储存的该预定数据，并记录对应没有耦接于该探针的衬垫的一读取结果。因此，该测试机台即可根据该读取结果判定没有耦接于探针的衬垫是否合格。另外，该测试机台亦可根据对应没有耦接于该探针的衬垫的读取结果，判定没有耦接于该探针的衬垫的漏电状况。
图1是为现有技术说明一测试机台的探针利用数据压缩的方式写入测试数据至芯片的不意图；图2是为现有技术说明测试机台的探针利用数据压缩的方式从芯片读取测试数据的示意图；图3是为本发明的一实施例说明一种改善衬垫测试覆盖率的芯片的示意图；图4是为说明对应于第一衬垫所储存预定数据的读取结果的示意图；图5是为说明对应于第一衬垫所储存预定数据的读取结果的示意图；图6是为本发明的另一实施例说明一种改善衬垫测试覆盖率的芯片的示意图；图7是为本发明的另一实施例说明一种改善芯片衬垫测试覆盖率的方法的流程图；图8是为本发明的另一实施例说明一种改善芯片衬垫测试覆盖率的方法的流程图。其中，附图标记100、314 探针200、300、600 芯片202.3041-304N 衬垫204、3061-306N、6061-606N 离线驱动单元206数据路径电路208,310,610 储存单元210异或门302控制单元3081-308N数据路径单元312探针卡316测试机台3101-310N、6101-610N 区块31011、31021、31022、31023 存储单元PC寄生电容TD测试数据VREF参考电压Vl电位值700-710、800-814 步骤
具体实施例方式请参照图3，图3是为本发明的一实施例说明一种改善衬垫测试覆盖率的芯片300的示意图。芯片300包含一控制单元302、多个衬垫3041-304N、多个离线驱动单元3061-306N、多个数据路径单元3081-308N及一储存单元310，其中N是为一正整数。如图3所示，多个衬垫3041-304N中的一预定衬垫3041用以耦接于一探针卡312的探针314，且探针卡312耦接于一测试机台316。但本发明并不受限于预定衬垫3041耦接于探针314，亦即多个衬垫3041-304N中的其他衬垫亦可耦接于探针314。多个离线驱动单元3061-306N中的每一离线驱动单元耦接于一数据路径单元与一衬垫之间。储存单元310包含多个区块3101-310N，且储存单元310是可为一存储阵列。如图3所示，测试机台316控制探针314通过耦接于预定衬垫3041的离线驱动单元3061与数据路径单元3081写入测试数据至第一预定区块3101。例如，测试机台316控制探针314通过耦接于预定衬垫3041的离线驱动单元3061与数据路径单元3081对第一预定区块3101的所有存储单元写入一逻辑“0”，然后，再对第一预定区块3101的一存储单元31011写入测试数据的一预定数据(例如一逻辑“I”)。但本发明并不受限于测试机台316控制探针314写入测试数据至第一预定区块3101，亦即测试机台316亦可控制探针314写入测试数据至多个区块3101-310N中的其他区块。另外，本发明亦不受限于上述测试数据的样态(pattern)。然后，控制单元302控制多个衬垫3041-304N中的一第一衬垫3042从第一预定区块3101中的存储单元31011读取并储存预定数据(逻辑“I”)。亦即第一衬垫3042利用其寄生电容PC储存预定数据(逻辑“I”)。在第一衬垫3042利用其寄生电容PC储存预定数据(逻辑“I”)后，控制单元302控制第一衬垫3042对多个区块3101-310N中的一第二预定区块3102的所有存储单元写入预定数据(逻辑“I”)。但本发明并不受限于控制单元302控制第一衬垫3042对第二预定区块3102的所有存储单元依序写入预定数据(逻辑“I”)，亦即控制单元302亦可控制第一衬垫3042对多个区块3101-310N中的其他区块写入预定数据(逻辑“I”)。然后，测试机台316控制探针314通过预定衬垫3041读取第二预定区块3102所储存的预定数据，并记录对应第一衬垫3042的一读取结果。请参照图4，图4是为说`明对应于第一衬垫3042所储存预定数据(逻辑“I”)的读取结果的示意图。如图4所示，因为控制单元302控制第一衬垫3042对第二预定区块3102的所有存储单元依序写入预定数据(逻辑“I”)，所以测试机台316可记录到第二预定区块3102的存储单元所储存的电位依序逐渐降低，亦即第一衬垫3042利用其所储存的相对于预定数据(逻辑“I”)的电荷依序对第二预定区块3102的所有存储单元充电，所以第一衬垫3042的电位会逐渐降低，导致第二预定区块3102的存储单元所储存的电位亦逐渐降低。如图4所示，当一存储单元所储存的电位低于一参考电压VREF时，测试机台316会判定存储单元是储存逻辑“O” ；当一存储单元所储存的电位高于参考电压VREF时，测试机台316会判定存储单元是储存逻辑“I”。因此，测试机台316即可根据图4的读取结果判定第一衬垫3042是否合格，亦即如果对应于第一衬垫3042储存预定数据(逻辑“I”)的读取结果不是类似于图4，则测试机台316将会判定第一衬垫3042不合格。另外，测试机台316可根据对应于第一衬垫3042储存预定数据(逻辑“I”)的读取结果和式(I)，判定第一衬垫3042的漏电状况。
「 T1 , Cm* (Vl-VREF)Ileakage 二-----(I)
TCK N、7
如式(I)所示，Ileakage是为第一衬垫3042的漏电流、Cm是为每一存储单元的储存电容、Vl是为逻辑“I”的电位值、VREF是为参考电压、TCK是为写入每一存储单元的时间以及N是为储存逻辑“ I ”的存储单元的数目。另外，如果测试机台316控制探针314通过耦接于预定衬垫3041的离线驱动单元3061与数据路径单元3081对第一预定区块3101的所有存储单元写入逻辑“ 1”，然后，再对第一预定区块3101的存储单元31011写入测试数据的一预定数据(例如逻辑“O”)。但本发明并不受限于上述测试数据的样态。然后，控制单元302控制第一衬垫3042从存储单元31011读取并储存预定数据(逻辑“O”)。在第一衬垫3042利用其寄生电容PC储存预定数据(逻辑“O”)后，控制单元302控制第一衬垫3042对第二预定区块3102的所有存储单元依序写入预定数据(逻辑“O”)。但本发明并不受限于控制单元302控制第一衬垫3042对第二预定区块3102的所有存储单元依序写入预定数据(逻辑“O”)，亦即控制单元302亦可控制第一衬垫3042对多个区块3101-310N中的其他区块写入预定数据(逻辑“O”)。然后，测试机台316控制探针314通过预定衬垫3041读取第二预定区块3102所储存的预定数据，并记录对应第一衬垫3042的一读取结果。请参照图5，图5为说明对应于第一衬垫3042所储存预定数据(逻辑“O”)的读取结果的示意图。如图5所示，因为控制单元302控制第一衬垫3042对第二预定区块3102的所有存储单元依序写入预定数据(逻辑“O”)，所以测试机台316可记录到第二预定区块3102的存储单元所储存的电位依序逐渐升高。因此，如图5所示，测试机台316即可根据图5的读取结果判定第一衬垫3042是否合格，亦即如果对应于第一衬垫3042储存预定数据(逻辑“O”)的读取结果不是类似于图5，则测试机台316将会判定第一衬垫3042不合格。另外，测试机台316另可根据对应于第一衬垫3042储存预定数据(逻辑“O”)的读取结果和式(I)，判定第一衬垫3042的漏电状况。此外,本发明亦可根据上述测试第一衬垫3042的方法,测试多个衬垫3041-304N中的其他衬垫。另外，本发明亦可根据上述测试第一衬垫3042的方法，同时测试多个衬垫3041-304N。请参照图6，图6是为本发明的另一实施例说明一种改善衬垫测试覆盖率的芯片600的示意图。芯片600和芯片300的差别在于芯片600所包含的一储存单元610是为一逻辑电路，且多个离线驱动单元6061-606N之间是互相耦接。另外，因为多个离线驱动单元6061-606N之间是互相I禹接,所以测试机台316控制探针314根据一边界扫描(boundaryscan)方式通过预定衬垫3041输入测试数据至多个离线驱动单元6061-606N，其中边界扫描方式是为测试数据通过移位寄存依序输入至多个离线驱动单元6061-606N。然后，控制单元302再控制多个离线驱动单元6061-606N通过多个数据路径单元3081-308N写入测试数据至储存单元610的第一预定区块6101。另外，芯片600的其余操作原理皆和芯片300相同，在此不再赘述。请参照图3、图4、图5和图7，图7是为本发明的另一实施例说明一种改善芯片衬垫测试覆盖率的方法的流程图。图7的方法是利用图3的芯片300说明，详细步骤如下:步骤700:开始；步骤701:测试机台316耦接探针卡312的探针314于预定衬垫3041 ；步骤702:探针卡312的探针314通过耦接于预定衬垫3041的离线驱动单元3061与数据路径单元3081写入一测试数据至多个区块3101-310N中的第一预定区块3101 ；步骤704:控制单元302控制第一衬垫3042从第一预定区块3101中读取并储存测试数据中的一预定数据；步骤706:控制单元302控制第一衬垫3042对多个区块3101-310N中的第二预定区块3102写入预定数据；步骤708:测试机台316控制探针314通过预定衬垫3041读取第二预定区块3102所储存的预定数据；步骤710:测试机台316根据一读取结果，判定第一衬垫3042是否合格以及第一衬垫3042的漏电状况。在步骤702中，如图3所示，测试机台316控制探针卡312的探针314通过耦接于预定衬垫3041的离线驱动单元3061与数据路径单元3081写入测试数据至储存单元310的第一预定区块3101，其中储存单元310可为一存储阵列。例如，测试机台316控制探针314通过耦接于预定衬垫3041的离线驱动单元3061与数据路径单元3081对第一预定区块3101的所有存储单元写入一逻辑“0”，然后，再对第一预定区块3101的一存储单元31011写入测试数据的一预定数据(例如一逻辑“I”)。但本发明并不受限于测试机台316控制探针314写入测试数据至第一预定区块3101，亦即测试机台316亦可控制探针314写入测试数据至多个区块3101-310N中的其他区块。另外，本发明亦不受限于上述测试数据的样态(pattern)。在步骤704中，控制单元302控制第一衬垫3042从第一预定区块3101中的存储单元31011读取并储存预定数据(逻辑“I”)。亦即第一衬垫3042利用其寄生电容PC储存预定数据(逻辑“I”)。在步骤706中，在第一衬垫3042利用其寄生电容PC储存预定数据(逻辑“I”)后，控制单元302控制第一衬垫3042对第二预定区块3102的所有存储单元依序写入预定数据(逻辑“I”)。然后，在步骤708中，测试机台316控制探针314通过预定衬垫3041读取第二预定区块3102所储存的预定数据，并记录对应第一衬垫3042的一读取结果。在步骤710中，如图4所示，因为控制单元302控制第一衬垫3042对第二预定区块3102的所有存储单元依序写入预定数据(逻辑“I”)，所以测试机台316即可根据图4的读取结果判定第一衬垫3042是否合格，亦即如果对应于第一衬垫3042储存预定数据(逻辑“I”)的读取结果不是类似于图4，则测试机台316将会判定第一衬垫3042不合格。另夕卜，测试机台316可根据对应于第一衬垫3042储存预定数据(逻辑“I”)的读取结果和式
(I)，判定第一衬垫3042的漏电状况。另外，以图5为例，在步骤710中，因为控制单元302控制第一衬垫3042对第二预定区块3102的所有存储单元依序写入预定数据(逻辑“O”)，所以测试机台316即可根据图5的读取结果判定第一衬垫3042是否合格，亦即如果对应于第一衬垫3042储存预定数据(逻辑“O”)的读取结果不是类似于图5，则测试机台316将会判定第一衬垫3042不合格。另外，测试机台316可根据对应于第一衬垫3042储存预定数据(逻辑“O”)的读取结果和式(I)，判定第一衬垫3042的漏电状况。请参照图6和图8，图8是为本发明的另一实施例说明一种改善芯片衬垫测试覆盖率的方法的流程图。图8的方法是利用图6的芯片600说明，详细步骤如下:
步骤800:开始；步骤802:测试机台316耦接探针卡312的探针314于预定衬垫3041 ；步骤804:探针卡312的探针314根据一边界扫描方式通过预定衬垫3041输入一测试数据至多个离线驱动单元6061-606N ；步骤806:控制单元302控制多个离线驱动单元6061-606N通过数据路径单元3081-308N写入测试数据至多个区块6101-610N中的第一预定区块6101 ；步骤808:控制单元302控制第一衬垫3042从第一预定区块3101中读取并储存测试数据中的一预定数据；步骤810:控制单元302控制第一衬垫3042对多个区块3101-310N中的第二预定区块3102写入预定数据；步骤812:测试机台316控制探针314通过预定衬垫3041读取第二预定区块3102所储存的预定数据；步骤814:测试机台316根据一读取结果，判定第一衬垫3042是否合格以及第一衬垫3042的漏电状况。图8的实施例和图7的实施例的差别在于在步骤804中，因为多个离线驱动单元6061-606N之间是互相耦接，所以测试机台316控制探针314根据边界扫描方式通过预定衬垫3041输入测试数据至多个离线驱动单元6061-606N，其中边界扫描方式是为测试数据通过移位寄存依序输入至多个离线驱动单元6061-606N。然后，步骤806中，控制单元302控制多个离线驱动单元6061-606N通过多个数据路径单元3081-308N写入测试数据至储存单元610的第一预定区块6101，其中储存单元610是可为一逻辑电路。另外，图8的实施例的其余操作原理皆和图7的实施例相同，在此不再赘述。综上所述，本发明所提供的改善衬垫测试覆盖率的芯片和改善芯片衬垫测试覆盖率的方法，利用控制器控制没有耦接于探针的衬垫读取一预定数据，以及利用控制器控制没有耦接于探针的衬垫对储存单元中的一预定区块写入预定数据。然后，测试机台控制探针通过一预定衬垫读取预定区块所储存的预定数据，并记录对应没有耦接于探针的衬垫的一读取结果。因此，测试机台即可根据读取结果判定没有耦接于探针的衬垫是否合格。另夕卜，测试机台亦可根据对应没有耦接于探针的衬垫的读取结果，判定没有耦接于探针的衬垫的漏电状况。当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种改善衬垫测试覆盖率的芯片，其特征在于，包含: 一控制单元； 多个衬垫，其中该多个衬垫中的一预定衬垫用以耦接于一探针卡的探针，且该探针卡耦接于一测试机台；以及 一储存单元，包含多个区块； 其中该控制单元控制该多个衬垫中的一第一衬垫从一第一预定区块中读取并储存一测试数据中的一预定数据，该控制单元控制该第一衬垫对该多个区块中的一第二预定区块写入该预定数据，该测试机台控制该探针通过该预定衬垫读取该第二预定区块所储存的该预定数据，以及该测试机台根据一读取结果，判定该第一衬垫是否合格。
2.根据权利要求1所述的芯片，其特征在于，其中该测试机台还根据该读取结果，判定该第一衬垫的漏电状况。
3.根据权利要求1所述的芯片，其特征在于，其中该储存单元为一存储阵列。
4.根据权利要求1所述的芯片，其特征在于，还包含: 多个离线驱动单元，其中每一离线驱动单元耦接于该多个衬垫中的一个衬垫；及多个数据路径单元，其中每一数据路径单元耦接于该多个离线驱动单元的一个离线驱动单元与该储存单元之间。
5.根据权利要求4所述的芯片，其特征在于，其中该测试机台另控制该探针通过耦接于该预定衬垫的离线驱动单元与数据路径单元写入该测试数据至该第一预定区块。
6.根据权利要求4所述的芯片，其特征在于，其中该多个离线驱动单元之间另互相耦接。
7.根据权利要求6所述的芯片，其特征在于，其中该储存单元为一逻辑电路。
8.根据权利要求7所述的芯片，其特征在于，其中该测试机台控制该探针根据一边界扫描方式通过该预定衬垫输入该测试数据至该多个离线驱动单元，以及该控制单元控制该多个离线驱动单元写入该测试数据至该第一预定区块。
9.一种改善芯片衬垫测试覆盖率的方法，其特征在于，该芯片包含一控制单元、多个衬垫及一储存单元，其中该储存单元包含多个区块，该方法包含: 通过该多个衬垫中的一预定衬垫写入一测试数据至该多个区块中的一第一预定区块； 控制该多个衬垫中的一第一衬垫从该第一预定区块中读取并储存该测试数据中的一预定数据； 控制该第一衬垫对该多个区块中的一第二预定区块写入该预定数据； 通过该预定衬垫读取该第二预定区块所储存的该预定数据；及 根据一读取结果，判定该第一衬垫是否合格。
10.根据权利要求9所述的方法，其特征在于，还包含根据该读取结果，判定该第一衬垫的漏电状况。
11.根据权利要求9所述的方法，其特征在于，其中该储存单元为一存储阵列。
12.根据权利要求11所述的方法，其特征在于，其中通过该多个衬垫中的该预定衬垫写入该测试数据至该多个区块中的该第一预定区块的步骤包含: 一探针卡的探针通过耦接于该预定衬垫的一离线驱动单元与一数据路径单元写入该测试数据至该多个区块中的该第一预定区块。
13.根据权利要求9所述的方法，其特征在于，其中该储存单元为一逻辑电路。
14.根据权利要求13所述的方法，其特征在于，其中该芯片还包含多个离线驱动单元及多个数据路径单元，该多个离线驱动单元之间互相耦接。
15.根据权利要求14所述的方法，其特征在于，其中通过该多个衬垫中的该预定衬垫写入该测试数据至该多个区块中的该第一预定区块的步骤包含: 通过一探针卡的探针根据一边界扫描方式通过该预定衬垫输入该测试数据至该多个离线驱动单元； 控制该多个离线驱动单元通过该多个数据路径单元写入该测试数据至该多个区块中的该第一预定区块 。
全文摘要
本发明公开一种改善衬垫测试覆盖率的芯片及其相关的方法。改善芯片衬垫测试覆盖率的方法，该芯片包含一控制单元、多个衬垫及一储存单元，其中该储存单元包含多个区块。该方法包含通过该多个衬垫中的一预定衬垫写入一测试数据至一第一预定区块；控制一第一衬垫从该第一预定区块中读取并储存该测试数据中的一预定数据；控制该第一衬垫对一第二预定区块写入该预定数据；透过该预定衬垫读取该第二预定区块所储存的该预定数据；根据一读取结果，判定该第一衬垫是否合格。
文档编号G11C29/56GK103177773SQ20131002270
公开日2013年6月26日 申请日期2013年1月22日 优先权日2012年9月11日
发明者王释兴, 梁明正, 丁国政 申请人:钰创科技股份有限公司