待测装置、测试器及用于测试待测装置的方法
【专利摘要】本发明公开了一种待测装置、测试器及用于测试所述待测装置的方法。所述待测装置具有一连接接口、一控制器以及一功能区块。所述连接接口是用以接收以一第一时钟速率所传送的一测试型样并且输出一功能测试结果。所述控制器是用以通过使用一第二时钟速率来对所述测试型样进行取样并据以产生一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率。所述功能区块是用以对所述取样后测试型样执行一特定功能并据以产生所述功能测试结果。通过本发明，可达到用一低速测试器来对一待测装置进行一实速功能测试的目的，进而降低测试成本。
【专利说明】待测装置、测试器及用于测试待测装置的方法
【技术领域】
[0001]本发明所公开的实施例是关于对半导体产品的测试，尤指一种用于以一低速(lower-speed)测试器来应用实速(at-speed)功能测试的方法以及装置。
【背景技术】
[0002]扫描炼(scan chain)是一种用在电路设计中用来进行扫描测试的技术，确切来说，扫描炼提供一简单的方式以设定及观察电路设计中的每一正反器(flip-flop)。一频率信号是于一转移阶段(shift phase)与一撷取阶段(capture phase)的期间控制在扫描炼中所有的正反器，因此，一测试型样(test pattern)可被输入至由上述正反器所组成的扫描炼，且每一正反器的状况可被读出以判断此电路设计是否通过(pass)扫描测试。
[0003]小型制程技术中增加的逻辑闸数量(gate count)以及增加的时序缺陷(timingdefect)逼使测试质量的提升，以维持在测试后出货给客户的芯片的质量层级(qualitylevel)，因此，基于扫描炼的实速测试可用以维持采用先进(advanced)制程的更大、更复杂的芯片的测试质量。为实现基于扫描炼的实速测试，有需要一高速测试器(high-speedtester)来传送(feed)具有一高时钟速率的测试型样，以在一待测装置(device undertest，DUT)上用操作在所述高时钟速率的扫描炼来运行扫描测试。然而，使用高速测试器将无可避免地增加测试成本。
【发明内容】
[0004]本发明的实施例公开了一种用低速测试器(lower-speed tester)来应用一实速功能测试的装置以及方法。
[0005]本发明的一第一实施例公开了一种待测装置，所述待测装置包括一连接接口、一控制器以及一功能区块(functional block)。所述连接接口是用以接收以一第一时钟速率传送来的一测试型样并且输出一功能测试结果。所述控制器是用以通过使用一第二时钟速率来对所述测试型样进行取样并据以产生一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率。所述功能区块是用以在所述取样后测试型样执行一特定功能并据以产生所述功能测试结果。
[0006]在一实施例中，所述待测装置是一闪存控制器芯片。
[0007]在一实施例中，所述功能区块是一错误检查及校正(error checking andcorrection, ECC)电路，所述特定功能是一 ECC译码操作，且所述ECC电路是设置来使用一共享电路(shared circuitry)来执行一 ECC编码操作以及所述ECC译码操作。
[0008]在一实施例中，所述待测装置还包括一频率产生器。所述频率产生器是用以产生一内部(internal)参考频率至所述控制器以及所述功能区块，其中所述内部参考频率具有所述第二时钟速率。
[0009]本发明的一第二实施例公开了一种测试器，所述测试器包括一测试型样产生器以及一连接接口。所述测试型样产生器是用以产生至少一测试型样。所述连接接口是用以传送所述至少一测试型样至一待测装置以进行一实速功能测试(at-speed functionaltest)，以及自所述测试装置接收至少一功能测试结果，其中所述至少一测试型样是由所述连接接口以一第一时钟速率传送，所述第一时钟速率是低于所述待测装置进行所述实速功能测试所用的一第二时钟速率。
[0010]在一实施例中，由所述连接接口所传来的每一测试型样包括被一前一(preceding)单一周期全为零的(one-cycle non-all zero)位型样以及一后一(following)单周期全为零的位型样所包夹的一单一周期并非全为零(one-cyclenon-all-zero)的位型样。举例来说,所述至少一测试型样包括一第一测试型样以及一第二测试型样，包括于所述第一测试型样的所述单一周期并非全为零的位型样与包括于所述第二测试型样的所述单一周期并非全为零的位型样相同，且包括于所述第一测试型样的所述单一周期并非全为零的位型样以及包括于所述第二测试型样的所述单一周期并非全为零的位型样是同位置的(co-located)位型样。还举例来说,所述至少一测试型样包括一第一测试型样以及一第二测试型样，且包括于所述第一测试型样的所述单一周期并非全为零的位型样与包括于所述第二测试型样的所述单一周期并非全为零的位型样不同。此外，包括于所述第一测试型样的所述单一周期并非全为零的位型样以及包括于所述第二测试型样的所述单一周期并非全为零的位型样具有不同数量的I。
[0011]根据本发明的一第三实施例公开一种用于测试一待测装置的方法，所述方法包括:产生至少一测试型样；以一第一时钟速率将所述至少一测试型样传送至所述待测装置；使用一第二时钟速率来对所述测试型样进行取样并据以产生至少一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率；对所述至少一取样后测试型样执行一特定功能并及据以产生至少一功能测试结果；以及输出所述至少一功能测试结果。
[0012]在一实施例中，每一测试型样包括被一前一单周期全为零的位型样以及一下一单周期全为零的位型样所包夹的一单周期并非全为零的位型样。举例来说，产生所述至少一功能测试结果的步骤包括:产生一第一测试型样以及一第二测试型样，其中包括于所述第一测试型样的所述单一周期并非全为零的位型样与包括于所述第二测试型样的所述单一周期并非全为零的位型样相同，且包括于所述第一测试型样的所述单一周期并非全为零的位型样以及包括于所述第二测试型样的所述单一周期并非全为零的位图是并非同位置的(co-located)位型样。还举例来说,产生所述至少一功能测试结果的步骤包括:产生一第一测试型样以及一第二测试型样，其中包括于所述第一测试型样的所述单一周期并非全为零的位型样与包括于所述第二测试型样的所述单一周期并非全为零的位型样不同。此外，包括于所述第一测试型样的所述单一周期并非全为零的位型样以及包括于所述第二测试型样的所述单一周期并非全为零的位型样具有不同数量的I。
[0013]在一实施例中，所述待测装置是一闪存控制器芯片。
[0014]在一实施例中，执行所述特定功能的步骤包括:利用一错误检查及校正电路来执行所述特定功能。所述特定功能是一 ECC译码操作，且所述ECC电路是用以使用共享电路(shared circuitry)来执行一 ECC编码操作以及所述ECC译码操作。
【专利附图】
【附图说明】
[0015]图1是根据本发明的一实施例的测试系统的示意图。[0016]图2是测试型样产生器所产生的一测试型样以及被控制器所取得的一取样后测试型样的一实施例的示意图。
[0017]图3是图1所示的测试型样产生器所产生的不同测试型样的第一范例的示意图。
[0018]图4是图1所示的测试型样产生器所产生的不同测试型样的第二范例的示意图。
[0019]图5是图1所示的测试型样产生器所产生的不同测试型样的第三范例的示意图。
[0020]图6是图1所示的错误检查及校正电路的一范例的示意图。
[0021]图7是根据本发明的一实施例而用于对一待测装置进行测试的方法的流程图。
[0022]其中，附图标记说明如下:
[0023]
【权利要求】
1.一种待测装置，其特征在于包括: 一连接接口，用以接收以一第一时钟速率所传送的一测试型样并且输出一功能测试结果; 一控制器，用以通过使用一第二时钟速率来对所述测试型样进行取样并据以产生一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率； 一功能区块，用以对所述取样后测试型样执行一特定功能并据以产生所述功能测试结果O
2.如权利要求1所述的待测装置，其特征在于，所述待测装置是一闪存控制器芯片。
3.如权利要求1所述的待测装置，其特征在于，所述功能区块是一错误检查及校正电路。
4.如权利要求3所述的待测装置，其特征在于，所述特定功能是一错误检查及校正译码操作。
5.如权利要求4所述的待测装置，其特征在于，所述错误检查及校正电路是设置来使用一共享电路以执行一错误检查及校正编码操作以及所述错误检查及校正译码操作。
6.如权利要求1所述的待测装置，其特征在于还包括: 一频率产生器，用以产生 一内部参考频率至所述控制器以及所述功能区块，其中所述内部参考频率具有所述第二时钟速率。
7.—种测试器，其特征在于包括: 一测试型样产生器，用以产生至少一测试型样；以及 一连接接口，用以传送所述至少一测试型样至一待测装置以进行一实速功能测试，以及自所述测试装置接收至少一功能测试结果，其中所述至少一测试型样是由所述连接接口以一第一时钟速率传送，所述第一时钟速率是低于所述待测装置进行所述实速功能测试所用的一第二时钟速率。
8.如权利要求7所述的测试器，其特征在于，由所述连接接口所传送的每一测试型样包括被一前一单一周期全为零的位型样以及一下一单一周期全为零的位型样所包夹的一单一周期并非全为零的位型样。
9.如权利要求8所述的测试器，其特征在于，所述至少一测试型样包括一第一测试型样以及一第二测试型样，包括于所述第一测试型样的所述单一周期并非全为零的位型样与包括于所述第二测试型样的所述单一周期并非全为零的位型样相同，且包括于所述第一测试型样的所述单一周期并非全为零的位型样以及包括于所述第二测试型样的所述单一周期并非全为零的位型样是同位置的位型样。
10.如权利要求8所述的测试器，其特征在于，所述至少一测试型样包括一第一测试型样以及一第二测试型样，且包括于所述第一测试型样的所述单一周期并非全为零的位型样与包括于所述第二测试型样的所述单一周期并非全为零的位型样不同。
11.如权利要求10所述的测试器，其特征在于，包括于所述第一测试型样的所述单一周期并非全为零的位型样以及包括于所述第二测试型样的所述单一周期并非全为零的位型样具有不同数量的I。
12.一种用于测试一待测装置的方法，其特征在于包括: 产生至少一测试型样；以一第一时钟速率将所述至少一测试型样传送至所述待测装置； 使用一第二时钟速率来对所述测试型样进行取样并据以产生至少一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率； 对所述至少一取样后测试型样执行一特定功能并及据以产生至少一功能测试结果；以及 输出所述至少一功能测试`结果。
【文档编号】G11C29/42GK103854703SQ201310631890
【公开日】2014年6月11日 申请日期:2013年11月29日 优先权日:2012年11月30日
【发明者】杨宗杰 申请人:慧荣科技股份有限公司