专利名称：一种内存极限测试装置的制作方法
技术领域：
本实用新型涉及计算机技术领域，具体的说是一种结构简单、内存极限测试装置。
背景技术：
众所周知，内存Margin test (极限测试)在主板设计验证中占有着及其重要的地位，不仅是衡量主板设计优劣的标准，也是衡量内存兼容性的重要指标。长久以来，内存的极限测试都是采用图1所示的电路结构，设有分压电阻Rl和R2，两电阻分压后再连接测试主板，测试时通过手动更换分压电阻来进行，这就需要需要多次更换(不同的阻值，不同的电压)，频繁验证(不同厂家，型号的内存条)，不仅耗费大量人力物力，而且容易对主板造成损坏，这就迫切需求一种简单的高效的测试方法。
发明内容本实用新型的技术任务是解决现有技术的不足，提供一种结构简单、内存极限测
试装置。本实用新型的技术方案是按以下方式实现的，该一种内存极限测试装置，其结构包括顺序串联的I2C控制器、电位器、电阻控制器、滑动变阻器、比较器及测试主板，该I2C控制器控制连接电位器且两者通过I2C通信，电位器通过设置电阻控制器的值调节滑动变阻器的触点位置，该滑动变阻器还连接有比较器。综上所述，本实用新型与现有技术相比所产生的有益效果是:本实用新型的一种内存极限测试装置具有结构简单、使用方便、构思新颖等特点，简便高效，可广泛应用于各种板卡的内存极限测试中，测试结果精确且不会对主板造成损坏，有效提升产品的可靠性和竞争力。
附图1是现有技术的内存极限测试电路示意图。附图2是本实用新型的内存极限测试的电路示意图。附图中的标记分别表示:1、测试主板,2、I2C控制器,3、电位器,4、电阻控制器,5、滑动变阻器,6、比较器。
具体实施方式
以下结合附图对本实用新型的一种内存极限测试装置作以下详细说明。如附图2所示，该一种内存极限测试装置，其结构包括顺序串联的I2C控制器2、电位器3、电阻控制器4、滑动变阻器5、比较器6及测试主板1，该I2C控制器2控制连接电位器3且两者通过I2C通信，电位器3通过设置电阻控制器4的值调节滑动变阻器5的触点位置，该滑动变阻器5还连接有比较器6。而本 方案通过I2C控制器2发命令给电位器3的I2C，电位器3的I2C去设置电阻控制器4的值，电位器3根据电阻控制器4的值去改变滑动变阻器5滑动端触点的的位置，如图2所示的Rw改变，Rff的改变则会影响RW端的电位的改变，而比较器6会去比较原来的Vfb和RW端得电位，并不断调整，直到达到平衡，实现Vout的在线动态调节。除说明 书所述的技术特征外，均为本专业技术人员的公知技术。
权利要求1.一种内存极限测试装置，其特征在于:其结构包括顺序串联的I2C控制器、电位器、电阻控制器、滑动变阻器、比较器及测试主板，该I2C控制器控制连接电位器且两者通过I2C通信，电位器通过设置电阻控制器的值调节滑动变阻器的触点位置，该滑动变阻器还连 接有比较器。
专利摘要本实用新型提供一种内存极限测试装置，其结构包括顺序串联的I2C控制器、电位器、电阻控制器、滑动变阻器、比较器及测试主板，该I2C控制器控制连接电位器且两者通过I2C通信，电位器通过设置电阻控制器的值调节滑动变阻器的触点位置，该滑动变阻器还连接有比较器。该一种内存极限测试装置和现有技术相比，具有设计合理、结构简单、使用方便等特点，可广泛应用于各种板卡的内存极限测试中，测试结果精确且不会对主板造成损坏，提高板卡测试的稳定性和准确性，简化工程师的测试时间和压力，提高板卡设计验证效率。
文档编号G11C29/56GK203134385SQ201320130990
公开日2013年8月14日 申请日期2013年3月21日 优先权日2013年3月21日
发明者张磊, 贡维 申请人:浪潮电子信息产业股份有限公司