一种双口RAM测试设备的处理板结构的制作方法

本发明属于电子控制领域，具体涉及一种双口RAM测试设备的处理板结构。

背景技术：

在现有的实际工程应用中，双口RAM测试设备并不是一个整体，其测试模块相对分立，全部采用分立设备，设备体积大，而现有的改进设备大多是便携式工控机结构，比笔记本电脑厚2-3倍，重量在10kg以上，测试过程中的人力工作量大，特别是在进行爬高入低的环境中进行作业，效率低，适用性差，特别是，现有双口RAM测试设备中的处理板结构中采用的是PCIE专用芯片架构，其读写速度慢，使得测试效率低，满足不了测试需求。基于以上存在的诸多问题及缺陷，需要对相关的测试系统进行改进和改造。

技术实现要素：

本发明的目的是克服现有技术的上述缺点，提供一种双口RAM测试设备的处理板结构。

为了实现上述目的，本发明所采用的技术方案是：一种双口RAM测试设备的处理板结构，包括壳体、显示屏、与所述显示屏连接的主板、处理板、与处理板连接的SCSI-68接口；所述主板与处理板通过PCI-E接口相连接；所述显示屏、主板、PCI-E接口、处理板、SCSI-68接口均设置于壳体内部；所述处理板包括PCI-E桥接芯片、FPGA、驱动电路、电源模块；所述PCI-E接口通过PCI-E桥接芯片与FPGA相连；所述电源模块分别与PCI-E桥接芯片、FPGA、驱动电路连接；所述FPGA通过驱动电路与SCSI-68接口电联接。

上述一种双口RAM测试设备的处理板结构，所述PCI-E桥接芯片为RTL8111E。

上述一种双口RAM测试设备的处理板结构，所述电源模块采用开关电源模块。

一种处理板结构，包括PCI-E桥接芯片、与PCI-E桥接芯片相连的驱动电路、电源模块；所述电源模块分别与PCI-E桥接芯片、驱动电路相连接。

上述一种处理板结构，所述PCI-E桥接芯片为CH368。

上述一种处理板结构，所述驱动电路中采用双电源总线驱动芯片SN74LVC4245A。

本发明的有益效果：本发明通过将所有测试设备高度集成化，采用10寸平板电脑结构，节省了空间且便于携带，环境适应性增强，适合爬高入低进行作业；另外，处理板的结构采用RAM信号-FPGA-千兆以太网-PCIE架构，使得读写速度大大高，省掉大量人力，提高了测试效率。

附图说明

下面通过附图并结合实施例具体描述本发明，本发明的优点和实现方式将会更加明显，其中附图所示内容仅用于对本发明的解释说明，而不构成对本发明的任何意义上的限制。

图1是本发明一种双口RAM测试设备的处理板结构的结构示意图；

图2是本发明一种双口RAM测试设备的处理板结构实施例2的处理板结构示意图；

图3是本发明一种双口RAM测试设备的处理板结构实施例3的处理板结构示意图；

附图标记说明：1、壳体；2、显示屏；3、主板；4、PCI-E接口；5、处理板；6、SCSI-68接口；7、PCI-E桥接芯片；8、FPGA；9、驱动电路；10、电源模块。

具体实施方式

下面对本发明的实施例作详细说明：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变型和改进，这些都属于本发明保护范围。

实施例1：

如图1所示，一种双口RAM测试设备，包括壳体1、显示屏2、与所述显示屏2连接的主板3、处理板5、与处理板5连接的SCSI-68接口6；所述主板3与处理板5通过PCI-E接口4相连接；所述显示屏2、主板3、PCI-E接口4、处理板5、SCSI-68接口6均设置于壳体1内部。

其中，双口RAM数据处理板5（以下简称处理板5）主要完成双口RAM读写时序转换、与PCI桥接芯片对接、中断暂存、存储转发等功能。

所述SCSI-68接口6通过SCSI线缆与被测设备连接，线缆一端采用SCSI-68的公头，方便与测试设备对接；一端采用CHCX36T55KP和CHCX33T41KP的航插以便与被测设备对接。

实施例2：

在实施例1的基础上，如图2所示，所述处理板5包括PCI-E桥接芯片7、FPGA 8、驱动电路9、电源模块10；所述PCI-E接口4通过PCI-E桥接芯片7与FPGA 8相连；所述电源模块10分别与PCI-E桥接芯片7、FPGA 8、驱动电路9连接；所述FPGA 8通过驱动电路9与SCSI-68接口6电联接。

其中，PCI-E桥接芯片7为RTL8111E，该方案的读写速度高，软硬件设计较为复杂。RTL8111E将PCI-E转换为千兆以太网接口，千兆以太网接口通过88E1111转换为RGMII接口，FPGA完成RGMII与双口RAM之间的转换；

该实施例2中的所述方案中共有四种电源需求分别为：

1)5V电源：给驱动芯片线缆侧提供电源，与IDT7024电平保持一致；

2)3.3V电源：给FPGA部分Bank供电使用；

3)2.5V电源：需要2.5V供电的模块较多，分别是FPGA的PLL、FPGA的部分Bank、88E1111的VDDO、VDDOX、VDDOH、AVDD；

4)1.2V电源：FPGA的核电压和88E1111的数字电源。

选用开关电源模块是比较好的方式，理由是模块成熟度高稳定性好且开关电源效率高十分适合电池供电设备使用。

如何实现开机上电关机断电也是需要在方案中重点考虑的，为了减少开发工作量，方案中利用主板的电源管理对处理板进行管理。主板上的5V电源只有在开机的时候才会提供，利用这个特点，方案中使用一个小型的5V继电器来控制处理板的12V(电池组电压)电源供电。开机时主板上5V电源开始供电控制继电器导通开始为处理板供电，关机时主板上5V电源被切断继电器也随之断开处理板电源被切断。

实施例3：

在实施例1的基础上，如图3所示，所述处理板5包括PCI-E桥接芯片7、与PCI-E桥接芯片7相连的驱动电路9、电源模块10；所述电源模块10分别与PCI-E桥接芯片7、驱动电路9相连接；所述驱动电路9中采用双电源总线驱动芯片SN74LVC4245A。

其中，PCI-E桥接芯片7为CH368，该方案的读写速度有点低，但是由于CH368的特点使得电路设计与开发较为简单，风险也相对低一点。CH368 是一个连接 PCI-Express 总线的通用接口芯片，支持 I/O 端口映射、存储器映射、扩展ROM 以及中断。CH368 将高速 PCIE 总线转换为简便易用的类似于 ISA 总线的 32 位或者 8 位主动并行接口，用于制作低成本的基于 PCIE 总线的计算机板卡，以及将原先基于 ISA 总线或者 PCI 总线的板卡升级到 PCIE 总线上。PCIE 总线与其它主流总线相比，速度更快，实时性更好，可控性更佳，所以CH368 适用于高速实时的 I/O 控制卡、通讯接口卡、数据采集卡等。

该实施例3中的所述方案中共有四种电源需求分别为：

1)数字5V电源：给驱动芯片线缆侧提供电源，与IDT7024电平保持一致；

2)数字3.3V电源：给CH368、EEPROM、驱动芯片的芯片侧提供电源；

3)数字1.8V电源：CH368的内核电压供电；

4)模拟1.8V电源：CH368 PCI-E差分驱动电压。

由于5V和3.3V的功耗较小，既可以使用板载的LDO供电，也可以外接电源模块供电。根据经验和试验，选用开关电源模块是比较好的方式，理由是模块成熟度高稳定性好且开关电源效率高十分适合电池供电设备使用。

如何实现开机上电关机断电也是需要在方案中重点考虑的，为了减少开发工作量，方案中利用主板的电源管理对处理板进行管理。主板上的5V电源只有在开机的时候才会提供，利用这个特点，方案中使用一个小型的5V继电器来控制处理板的12V(电池组电压)电源供电。开机时主板上5V电源开始供电控制继电器导通开始为处理板供电，关机时主板上5V电源被切断继电器也随之断开处理板电源被切断。

以上所述为本发明的优选应用范例，并非对本发明的限制，凡是根据本发明技术要点做出的简单修改、结构更改变化均属于本发明的保护范围之内。