执行封装后修整的设备及方法与流程

本发明大体上涉及电子装置。特定来说，本发明涉及存储器装置。

背景技术：

集成电路的性能受制于许多变量，包含制造工艺可变性。为补偿所述制造工艺可变性，通常在制造期间“修整”集成电路。将期望改进所述修整过程来提高产量。

附图说明

提供这些图式及本文中的相关联描述来说明本发明的特定实施例且并非希望为限制性。

图1说明包含穿硅通孔(tsv)的裸片的堆叠。

图2说明测试装备及芯片上系统的实例。

图3是包含封装后修整的存储器装置的部分的实施例的框图。

图4是包含封装后修整及软封装后修整的存储器装置的部分的一个实施例的框图。

图5是大体上说明用于封装后修整的过程的一个实施例的流程图。

图6是大体上说明用于软封装后修整的过程的一个实施例的流程图。

具体实施方式

虽然本文中描述特定实施例，但是所属领域的一般技术人员将明白本发明的其它实施例，包含不提供本文中所阐明的全部优势及特征的实施例。

图1说明三维(3d)集成电路100，其包含存储器裸片102、104、106、108的堆叠及再驱动层110。虽然说明为具有4个存储器裸片102、104、106、108，但是所述堆叠中存储器裸片的数目可在两个或两个以上的非常广范围中变化。存储器裸片102、104、106、108可包含穿硅通孔(tsv)，其允许信号以垂直方式穿过所述堆叠的各种裸片。所述tsv的部分可用以形成用于地址及/或数据的总线。这允许存储器的相对密集封装用于应用(例如，芯片上系统(soc)或系统级封装(sip)应用)。所述存储器可为动态随机存取存储器(dram)、静态随机存取存储器(sram)、快闪存储器、电可擦除只读存储器(eeprom)、相变存储器(pcm)或类似者。

常规上，存储器裸片102、104、106、108经个别地测试且如果经修整那么在封装于3d集成电路中之前进行修整。然而，归因于堆叠，制造及测试期间的条件可与现场使用期间遇到的条件大为不同。举例来说，归因于来自其它裸片的寄生电容，在连接到所述tsv的接触件上可存在更多寄生电容。在另一实例中，待布置于堆叠中的其它存储器裸片的数目可能未知。在另一实例中，存储器裸片在堆叠内的位置可能未知。测试与操作之间的此失配可导致系统级测试期间的故障或现场故障。此类故障可包含(例如)dram不在其额定规格处可靠地操作。本文中揭示执行存储器的封装后修整的设备及方法，其有利地允许所述存储器裸片以更接近或相同于现场使用的配置而修整。这可有利地允许芯片上系统以其全速而非以经减小速度或具有额外延时来操作所述dram。

图2说明测试装备202及芯片上系统204的实例。所说明芯片上系统204包含cpu210、dram堆叠212、显示处理器214、接口216、控制器218及音频处理器220。芯片上系统配置可广泛变化且可使用额外或更少接口设备。另外，虽然在dram的堆叠的背景中说明dram堆叠212，但是还可堆叠其它类型的存储器(例如快闪存储器)。当在组装到所述芯片上系统中之后测试并修整dram堆叠212时，可在dram堆叠212的所述存储器装置将在其中操作的实际环境中测试所述存储器装置。

测试装备202可通过(例如)提供测试模式到dram堆叠212并监测误差、通过上传可执行代码用于内建自我测试、监测总线上的信号及类似者而执行存储器测试。所属领域的一般技术人员熟知存储器测试技术。

图3是包含封装后修整(ppt)的存储器装置的部分300的实施例的框图。所说明部分300包含测试模式控制电路302、测试模式锁存器304、熔丝逻辑/串行化器306、熔丝308、解码器310、待修整电路312、封装后修整熔丝314，及其它待修整电路316。当然，所述存储器装置可包含其它电路318(例如，一或多个存储器阵列、行解码器及列解码器、感测电路、地址锁存器及数据锁存器、缓冲器、接口电路，及其类似者)。

所述存储器装置的部分300具有两种不同的用于修整的测试模式。当在制造测试期间所述存储器装置由自身测试时使用第一测试模式。当用于封装后修整的设施存在时所述第一测试模式可为任选的。第二测试模式对应于封装后修整(ppt)测试模式，其可在已将所述存储器装置与其它存储器装置堆叠及/或封装于芯片上系统中之后使用。

在所说明的实例中，待修整电路312对应于延迟。此延迟可用以确定锁存器(例如，地址锁存器或数据锁存器)的设置及保持时间。可存在相对较多待修整设置及保持时间。可修整其它待修整电路316的其它项目，例如(但不限于)电压、延时中的时钟循环数目、时钟电路的频率、输出驱动器驱动强度及类似者。所说明待修整电路312包含延迟电路320、322及多路复用器324、326。可由(例如)门延迟实施延迟电路320、322。多路复用器324、326可选择包含零个、一个或两个延迟的路径以通过待修整电路312来调整所述延迟。

在一个实施例中，通过在接触件上探测而将针对第一测试模式的命令提供到所述存储器装置。因为在封装之前可执行所述第一测试模式，所以利用所述第一测试模式的测试装备可利用封装后不可用的接触件。可替代地使用封装后也可用的接触件。测试模式控制电路302确定是否进入所述第一测试模式。由测试模式控制电路302、测试模式锁存器304、熔丝逻辑/串行化器306、熔丝308及解码器310实施所述第一测试模式。在所述第一测试模式中，测试模式控制电路302可将数据放置于适当地址处供测试模式锁存器304测试修整设置。测试模式锁存器304的输出经提供为到解码器310的输入。解码器310可解译来自测试模式锁存器304的所述设置以控制待修整电路312的多路复用器324、326或其它待修整电路316的其它修整设置。

在找到适当设置之后，可通过对熔丝308的一或多个熔丝进行编程而存储所述设置。在一个实施例中，熔丝逻辑/串行化器306可以如2013年11月12日申请的题为“存储器装置的后封装维修(postpackagerepairofmemorydevices)”的共同拥有的第14/077,630号美国专利申请案(代理人案号micron.629a)(所述申请案的揭示内容以引用的方式并入本文中)中所描述的循序方式而对熔丝编程或“熔断”熔丝。以循序方式的熔丝的熔断可有利地减小用以熔断熔丝的峰值电流。振荡器信号可用以步阶通过所述熔丝的循序熔断。接着，所述存储器装置可从熔丝308检索经存储设置用于在正常操作期间的配置。如果在所述第一测试模式期间针对特定电路未指示修整，那么无需熔断对应熔丝308，且解码器310可解译缺乏经熔断熔丝以使用默认设置。在所述第一测试模式期间及在无封装后修整的正常操作期间，解码器310使用来自测试模式锁存器304的上路径。如随后将解释，如果已由ppt改变所述修整设置，那么解码器310可从ppt熔丝314选择交替设置。应注意，如本文中所使用，如熔丝308及ppt熔丝314中所使用的术语“熔丝”应被解释为涵盖熔丝及反熔丝两者。熔丝作为短路开始且可被断开。反熔丝作为开路开始且可通过(例如)在具有相对较高电压的脉冲的两个节点之间的相对较薄氧化层中引起电介质击穿而短路。其它形式的非易失性存储可替代地用以存储修整设置。

由熔丝逻辑/串行化器306、熔丝308、测试模式锁存器304及解码器310实施所述第二测试模式或ppt测试模式。在所说明的实施例中，已存在于所述存储器装置上的用于地址/数据的输入/输出(i/o)用以针对所述ppt测试模式通信。在一个实施例中，被修整的所述存储器装置包含用于一或多个存储器阵列的修复的冗余列及/或行及用于封装后修复(ppr)的设施，且用于针对ppt及ppr而与所述存储器装置通信的协议及接口电路可为相同的。

基于通过所述i/o而接收的命令，熔丝逻辑/串行化器306可将新的或替代修整设置编程到ppt熔丝314中，所述新的或替代修整设置可置换(若存在)存储于熔丝308中的第一测试模式的原始修整设置。由解码器310取回所述ppt熔丝数据以确定是否应使用ppt设置且取回所述ppt设置的值。如果ppt设置是存在的，那么解码器310将所述ppt设置应用到待修整电路312。否则，解码器310可使用来自所述第一测试模式的设置。

图4是包含封装后修整(ppt)及软封装后修整(sppt)的存储器装置的部分400的一个实施例的框图。一经熔断，那么熔丝/反熔丝不可能不被熔断。所述sppt特征允许在通过熔断熔丝而永久地置于所述设置之前尝试各种修整设置。举例来说，堆叠的各种裸片可彼此互相作用且在使用反复过程的情况下修整过程可提供更好性能。所述sppt特征允许系统供货商使用各种软调整而进行实验且在所述经堆叠装置的多个装置上评估性能用于输入/输出对准、设置及保持时间，及其类似者。在找到相对良好配置之后，可通过熔断熔丝/反熔丝而永久地存储这些软修整设置。

所说明部分400包含测试模式控制电路302、测试模式锁存器304、熔丝逻辑/串行化器306、熔丝308、解码器310、待修整电路312、封装后修整(ppt)熔丝314，及其它待修整电路316。部分400进一步包含sppt锁存器402及用于sppt模式的提供的sppt模式多路复用器(sppt模式多路复用器)404。为避免描述的重复，在图3及4中具有相同或类似功能的组件可由相同参考数字参考。

sppt锁存器402可对应于数据锁存器、寄存器、触发器、sram单元或类似者。sppt锁存器402可用以在sppt模式期间存储暂时修整设置。在sppt模式期间，熔丝逻辑/串行化器306可经由存储器装置的i/o而与所述测试装备通信。接着，运作良好的修整设置可被编程到ppt熔丝314。当修整设置未运作良好时，可尝试不同修整设置。有利地，sppt锁存器402可经重复覆写，使得可尝试各种修整设置。激活信号可控制sppt锁存器402的锁存。

sppt模式多路复用器404具有两组输入。第一组输入耦合到ppt熔丝314，且第二组输入耦合到sppt锁存器402。当在所述sppt模式中时，sppt模式多路复用器404选择所述第二组输入(sppt熔丝)作为输出。否则，sppt模式多路复用器404可选择所述第一组输入(ppt熔丝)作为输出。sppt模式多路复用器404的输出耦合到解码器310，其可以由sppt锁存器402或ppt熔丝314中的数据规定的方式而修整待修整电路312。将理解，在存储器装置中可存在许多组sppt锁存器402及sppt模式多路复用器404以提供多个参数的软修整。

图5是大体上说明用于封装后修整的过程的一个实施例的流程图。可大体上由熔丝逻辑/串行化器306执行所述过程。熟练的实践者将明白，可以多种方式修改所述所说明过程。举例来说，在另一实施例中，所述所说明过程的各种部分可经组合，可以交替顺序重新布置，可被移除，或其类似者。

所述过程在状态502中开始来进入封装后修整(ppt)。举例来说，测试装备可与存储器装置的i/o直接通信或可经由(例如)芯片上系统(所述存储器装置驻留其中)的cpu而间接通信。所述过程从状态502前进到状态504。

在状态504中，所述过程接收待修整的参数的指示。举例来说，所述指示可对应于地址，且所述地址可被映射到参数(例如，针对特定锁存器的设置及保持的修整)。所述过程从状态504前进到状态506。

在状态506中，所述过程接收所述修整设置。举例来说，所述设置可对应于在针对锁存器的设置及保持中的延迟。所述过程从状态506前进到状态508。

在状态508中，所述过程熔断熔丝以存储所述修整设置。举例来说，熔丝逻辑/串行化器306可熔断ppt熔丝314的可应用熔丝。在一个实施例中，所述过程针对全部ppt熔丝314设置所述修整设置，且以顺序方式而熔断可应用ppt熔丝314。可针对其它修整设置根据需要重复所述过程。

图6是大体上说明用于执行的软封装后修整的过程的一个实施例的流程图。可大体上由熔丝逻辑/串行化器306执行所述过程。熟练的实践者将明白，可以多种方式修改所述所说明过程。举例来说，在另一实施例中，所述所说明过程的各种部分可经组合，可以交替顺序重新布置，可被移除，或其类似者。

所述过程在状态602中开始来进入所述软封装后修整(sppt)模式。在所述sppt模式中，sppt模式多路复用器404应经指示使用耦合到sppt锁存器402的输入。举例来说，测试装备可与所述存储器装置的i/o直接通信或可经由(例如)芯片上系统(所述存储器装置驻留其中)的cpu而间接通信。所述过程从状态602前进到状态604。

在状态604中，所述过程接收待修整的参数的指示。举例来说，所述指示可对应于地址，且所述地址可被映射到参数(例如，针对特定锁存器的设置及保持的修整)。所述过程从状态604前进到状态606。

在状态606中，所述过程接收所述修整设置。举例来说，所述设置可对应于在针对锁存器的设置及保持中的延迟。所述过程从状态606前进到状态608。

在状态608中，所述过程等待接收激活命令，其可对应于激活信号上的上升边缘，其用以将所述设置锁存到所述sppt锁存器。可由熔丝逻辑/串行化器306、另一电路或外部地产生所述信号。可重复所述过程直到找到适当修整参数为止，且接着所述过程可通过将所述适当修整设置存储于ppt熔丝314中(如较早结合图5所描述)而置于所述适当修整设置。

一个实施例包含一种设备，其中所述设备包含：集成电路裸片，其包括：存储器单元阵列；接口，其经配置以允许数据传送到所述集成电路裸片并从所述集成电路裸片传送数据；电路，其经配置以响应于通过所述接口接收的指令而进入封装后修整模式，其中所述电路经配置以接收一或多个值且至少部分基于所述一或多个值而调整关于存储器特性的所述集成电路的特性。

一个实施例包含一种针对集成电路裸片执行修整的电子实施方法，其中所述方法包含：经由所述集成电路裸片的接口而接收指令以进入封装后修整模式，其中所述集成电路裸片包括存储器单元阵列，其中所述接口经配置以允许数据传送到所述集成电路裸片且从所述集成电路裸片传送数据；及经由所述接口而接收一或多个值且至少部分基于所述一或多个值而调整关于存储器特性的所述集成电路裸片的特性。

一个实施例包含芯片上系统，其中所述芯片上系统包含：处理器；及多个集成电路存储器裸片，其中所述多个集成电路存储器裸片布置于堆叠中且经由穿硅通孔而共享总线，其中所述多个集成电路存储器裸片的集成电路存储器裸片包括：存储器单元阵列；总线，其经配置以允许数据传送到所述集成电路裸片且从所述集成电路裸片传送数据；电路，其经配置以响应于通过所述总线而接收的指令及与所述集成电路存储器裸片相关联的芯片选择而进入封装后修整模式，其中所述电路经配置以接收一或多个值且至少部分基于所述一或多个值而调整关于存储器特性的所述集成电路的特性。

除非明确相反表示，否则“耦合”意味着一个元件/特征直接或间接耦合到另一元件/特征，且并不一定为机械地。因此，虽然图式说明元件及组件的布置的各种实例，但是在实际实施例中可存在额外介入元件、装置、特征或组件。

半导体存储器装置在数字电子装置及各种系统中随处可见。这些各种系统可包含经配置以执行存储于所述存储器装置上的指令及/或存取存储于所述存储器装置上的数据的过程。这些装置的实例包含台式计算机、工作站、服务器、平板计算机、膝上型计算机、数码相机、摄像机、数字媒体播放器、个人数字助理、智能电话、移动电话、导航装置、非易失性存储产品、信息站、汽车产品及类似者。

采用上文所描述方案的装置可实施到各种电子装置中。所述电子装置的实例可包含(但不限于)消费型电子产品、消费型电子产品的零件、电子测试装备等。所述电子装置的实例还可包含光学网络或其它通信网路的电路，包含(例如)基站。消费型电子产品可包含(但不限于)汽车、摄录像机、相机、数码相机、便携式存储器芯片、洗涤机、干燥器、洗涤机/干燥器、复印机、传真机、扫描仪、多功能外围装置等。进一步来说，所述电子装置可包含半成品，包含用于工业、医学及汽车应用的半成品。

上文已描述各种实施例。虽然参考这些特定实施例描述，但是所述描述希望为说明性且并非希望为限制性。所属领域的技术人员可以想到各种修改及应用。