记忆装置及其重置方法与流程

本发明有关于一种记忆装置，特别是有关于一种可在内部的逻辑电路停止运作时重置逻辑电路的记忆装置。

背景技术：

一般的电子装置具有一重置开关，用以重置电子装置的操作系统。当电子装置发生当机时，用户可按下重置开关使电子装置重新启动，以恢复正常运作。然而，由于电子装置里的记忆装置可能正在进行写入操作或读取操作，因此，当使用者按下重置开关时，很有可能造成数据的流失。

技术实现要素：

本发明提供一种记忆装置，包括一处理器、一控制器以及一开关。处理器用以控制一逻辑电路的操作，并在一主重置信号被致能时，根据逻辑电路的操作状态产生一次重置信号。控制器根据主重置信号以及次重置信号产生一屏蔽信号。当屏蔽信号被致能时，开关不传送主重置信号予逻辑电路。当屏蔽信号未被致能时，开关传送主重置信号予逻辑电路，用以重置逻辑电路。

本发明另提供一种重置方法，用以重置一记忆装置里的一逻辑电路。本发明的重置方法包括，根据一主重置信号调整一计数值，并令逻辑电路在完成一工作后便停止运作，其中该工作系为逻辑电路正在进行的工作；判断该逻辑电路是否停止运作；当该逻辑电路未停止运作时，重置该计数值，并重新调整该计数值；判断该计数值是否等于一默认值；以及当该计数值等于该默认值时，重置该逻辑电路。

为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：

附图说明

图1a及1b为本发明的记忆装置的示意图。

图2为图1b的记忆装置的控制时序图。

图3为本发明的重置方法的流程示意图。

符号说明

100a、100b：记忆装置；110a、110b：开关；

120a、120b：处理器；130a、130b：逻辑电路；

140a、140b：控制器；141a、141b：计数器；

150：检测器；151：低通滤波器；

210、220、230、240：期间；s-m：屏蔽信号；

hw_rstn：主重置信号；sc：控制信号；

ssr：次重置信号；sn：通知信号；

out150、out110b：输出信号；val：计数值；

t1、t2：时间点；s311～s315：步骤。

具体实施方式

图1a为本发明的记忆装置的示意图。如图所示，记忆装置100a包括一开关110a、一处理器120a、一逻辑电路130a以及一控制器140a。开关110a根据一屏蔽信号s-m决定是否传送一主重置信号hw_rstn予处理器120a与逻辑电路130a。在一可能实施例中，当屏蔽信号s-m被致能时，开关110a不传送主重置信号hw_rstn予处理器120a与逻辑电路130a。当屏蔽信号s-m未被致能时，开关110a传送主重置信号hw_rstn予处理器120a及逻辑电路130a。

在一可能实施例中，开关110a系根据屏蔽信号s-m的电位传送主重置信号hw_rstn。举例而言，当屏蔽信号s-m为高电位时，表示屏蔽信号s-m被致能。因此，开关110a不传送主重置信号hw_rstn。当屏蔽信号s-m为低电位时，表示屏蔽信号s-m不被致能。因此，开关110a传送主重置信号hw_rstn。在其它实施例中，当屏蔽信号s-m为低电位时，表示屏蔽信号s-m被致能。因此，开关110a不传送主重置信号hw_rstn。当屏蔽信号s-m为高电位时，表示屏蔽信号s-m不被致能。因此，开关110a传送主重置信号hw_rstn。

处理器120a用以控制逻辑电路130a的操作。在一可能实施例中，处理器120a透过逻辑电路130a将一外部数据写入一内存(未显示)中。在一可能实施例中，内存至少包括一只读存储器(rom)以及一随机存取内存(ram)。在另一可能实施例中，处理器120a透过逻辑电路130a读取内存所储存的数据，并将读取数据提供予一外部装置(未显示)。在一可能实施例中，该外部装置系独立在记忆装置100a之外。

在本实施例中，当开关110a输出主重置信号hw_rstn，并且主重置信号hw_rstn被致能时，处理器120a根据逻辑电路130a的操作状态产生一次重置信号ssr。举例而言，当主重置信号hw_rstn被致能时，处理器120a发出一控制信号sc，用以命令逻辑电路130a完成目前正在执行的工作，如一写入操作或是一读取操作。逻辑电路130a在接收到控制信号sc后，先完成正在进行的工作，然后停止运作。

在一可能实施例中，处理器120a在发出控制信号sc后，每隔一固定时间便检测逻辑电路130a是否已停止运作。若逻辑电路130a尚未停止运作，则处理器120a致能次重置信号ssr。若逻辑电路130a已停止运作，处理器120a不致能次重置信号ssr。在一可能实施例中，当次重置信号ssr为高电位时，表示次重置信号ssr被致能。相反地，当次重置信号ssr为低电位时，表示重置信号ssr不被致能。在另一可能实施例中，当次重置信号ssr为低电位时，表示次重置信号ssr被致能，当次重置信号ssr为高电位时，表示次重置信号ssr不被致能。

在其它实施例中，次重置信号ssr维持在一固定电位，如高电位或低电位。当处理器120a致能次重置信号ssr时，次重置信号ssr的电位会有短暂的变化，因而使得次重置信号ssr具有至少一正脉冲(positivepulse)或是至少一负脉冲(negativepulse)。在此例中，脉冲的数量等于处理器120a致能次重置信号ssr的次数。

本发明并不限定处理器120a如何得知主重置信号hw_rstn已被致能。在本实施例中，处理器120a系根据控制器140a所产生的通知信号sn，得知主重置信号hw_rstn是否已被致能。在另一可能实施例中，处理器120a直接接收主重置信号hw_rstn，用以判断主重置信号hw_rstn是否被致能。

本发明并不限定主重置信号hw_rstn被致能时的电位。在一可能实施例中，当主重置信号hw_rstn被致能时，主重置信号hw_rstn为高电位。当主重置信号hw_rstn不被致能时，主重置信号hw_rstn为低电位时。在另一可能实施例中，当主重置信号hw_rstn被致能，主重置信号hw_rstn为低电位。当主重置信号hw_rstn不被致能时，主重置信号hw_rstn为高电位。在一些实施例中，主重置信号hw_rstn被致能时的电位可能等于或不等于次重置信号ssr被致能时的电位。在其它实施例中，主重置信号hw_rstn被致能时的电位可能等于或不等于屏蔽信号sm被致能时的电位。

控制器140a根据主重置信号hw_rstn以及次重置信号ssr产生一屏蔽信号sm。举例而言，当次重置信号ssr被致能时，表示逻辑电路130a正在运作。由于逻辑电路130a的部分操作是不能够被中断，如果直接重置逻辑电路130a，很有可能造成部分组件发生故障。因此，当主重置信号hw_rstn被致能时，控制器140a判断次重置信号ssr是否被致能。若次重置信号ssr被致能，控制器140a致能屏蔽信号sm，用以不导通开关110a，使得开关110a不传送主重置信号hw_rstn予处理器120a与逻辑电路130a。

然而，当次重置信号ssr不被致能时，表示逻辑电路130a已停止运作。因此，控制器140a不致能屏蔽信号sm，用以导通开关110a。此时，开关110a传送主重置信号hw_rstn予处理器120a与逻辑电路130a。处理器120a与逻辑电路130a根据主重置信号hw_rstn进行一重置动作。在一可能实施例中，处理器120a具有一逻辑重置电路(logicresetroot)。逻辑重置电路根据主重置信号hw_rstn重置处理器120a以及逻辑电路130a。

本发明并不限定控制器140a的内部架构。在一可能实施例中，控制器140a为一计数器(counter)141a。计数器141a可能是一上数计数器(upcounter)或是一下数计数器(downcounter)。当主重置信号hw_rstn被致能时，如果次重置信号ssr未被致能，计数器141a逐渐调整一计数值。如果次重置信号ssr被致能时，表示逻辑电路130a尚未停止动作，因此，计数器141a的计数值会被重置成一初始值，故藉由计数器141a的计数值可得知逻辑电路130a是否已停止动作。

当计数器141a的计数值不等于一默认值时，表示逻辑电路130a尚未停止动作，因此计数器141a致能屏蔽信号sm，用以不导通开关110a。此时，开关110a不传送主重置信号hw_rstn予处理器120a与逻辑电路130a。然而，当计数器141a的计数值等于默认值时，表示逻辑电路130a已完全停止动作，因此，计数器141a不致能屏蔽信号sm，用以导通开关110a。此时，开关110a传送主重置信号hw_rstn予处理器120a与逻辑电路130a。当处理器120a与逻辑电路130a接收到主重置信号hw_rstn时，处理器120a与逻辑电路130a分别进行一重置操作，用以初始化处理器120a与逻辑电路130a内部的缓存器。

本发明并不限定计数器141a如何调整计数值。举例而言，当计数器141a为一上数计数器时，计数器141a系逐渐增加计数值。当计数器141a为一下数计数器时，计数器141a逐渐减少计数值。

图1b为本发明的记忆装置的另一示意图。图1b相似图1a，不同之处在于，图1b的记忆装置100b多了一检测器150。检测器150接收主重置信号hw_rstn，用以判断主重置信号hw_rstn被致能的时间是否小于一预设时间。举例而言，当主重置信号hw_rstn被致能的时间小于预设时间时，表示主重置信号hw_rstn可能受到噪声的干扰。因此，检测器150不输出主重置信号hw_rstn予开关110b及控制器140b。此时，开关110b及控制器140b暂不运作。

然而，当主重置信号hw_rstn被致能的时间不小于预设时间时，检测器150输出主重置信号hw_rstn予开关110b及控制器140b。此时，控制器140b根据处理器120b所产生的次重置信号ssr决定是否导通开关110b。由于开关110b、控制器140b、处理器120b与逻辑电路130b的动作原理与图1a的开关110a、控制器140a、处理器120a与逻辑电路130a的动作原理相同，故不再赘述。本发明并不限定检测器150的电路架构。只要能够检测主重置信号hw_rstn被致能的时间的电路，均可作为检测器150。在一可能实施例中，检测器150为一低通滤波器151。

图2为图1b的记忆装置的控制时序图。符号out150表示检测器150的输出信号。符号out110b表示开关110b的输出信号。符号val表示计数器141b的计数值。为方便说明，假设计数器141b为一上数计数器。

在期间210，主重置信号hw_rstn为低电位，表示主重置信号hw_rstn被致能。然而，由于主重置信号hw_rstn被致能的时间未达一预设时间，因此，检测器150不输出主重置信号hw_rstn。在本实施例中，检测器150的输出信号维持在高电位，但并非用以限制本发明。在其它实施例中，当主重置信号hw_rstn被致能时的电位为高电位时，则在主重置信号hw_rstn被致能的时间小于预设时间或是在主重置信号hw_rstn未被致能时，检测器150的输出信号维持在低电位。

在期间220，主重置信号hw_rstn为低电位，表示主重置信号hw_rstn被致能。由于主重置信号hw_rstn被致能的时间达预设时间，因此，在时间点t1，检测器150输出主重置信号hw_rstn。如图所示，在时间点t1，检测器150的输出信号由高电位变化至低电位。此时，由于检测器150输出主重置信号hw_rstn，并且主重置信号hw_rstn被致能，因此，计数器141b开始计数。在本实施例中，计数器141b的计数值从0开始逐渐增加。由于计数器141b的计数值未达一默认值(如8)，因此，在时间点t1，计数器141b致能屏蔽信号sm，使得屏蔽信号sm为高电位。由于屏蔽信号sm被致能，故开关110b不传送主重置信号hw_rstn。

在期间230与240，处理器120b判断逻辑电路130b是否停止运作。由于逻辑电路130b尚未停止运作，因此，处理器120b致能次重置信号ssr。在本实施例中，次重置信号ssr维持在低电位。当处理器120b致能次重置信号ssr时，次重置信号ssr具有一正脉冲。由于处理器120b致能次重置信号ssr两次，故次重置信号ssr具有两正脉冲。当次重置信号ssr具有正脉冲时，计数器141b的计数值被重置为0，并重新增加计数值。

在时间点t2，由于计数器141b的计数值等于默认值，因此，计数器141b不致能屏蔽信号sm，故屏蔽信号sm由高电位变化至低电位。由于屏蔽信号sm不被致能，因此，开关110b传送主重置信号hw_rstn予处理器120b与逻辑电路130b。处理器120b与逻辑电路130b根据主重置信号hw_rstn进行重置动作。

图3为本发明的重置方法的流程示意图。本发明的重置方法适用于一记忆装置，用以重置记忆装置里的逻辑电路。首先，根据一主重置信号调整一计数值，并令该逻辑电路在完成目前的工作后便停止运作(步骤s311)。在一可能实施例中，利用一计数器调整计数值。在此例中，当主重置信号被致能时，计数器开始增加或减少一计数值。然而，当主重置信号未被致能时，计数器不调整计数值。

在另一可能实施例中，当主重置信号被致能，并且主重置信号被致能的时间小于一预设时间时，表示主重置信号可能受到噪声的干扰。因此，计数器不调整计数值。然而，当主重置信号被致能的时间不小于预设时间时，计数器增加计数值。

接着，判断逻辑电路是否停止运作(步骤s312)。当逻辑电路未停止运作时，重置计数值(步骤s313)，并回到步骤s311，重新调整计数值。当逻辑电路停止运作时，判断计数值是否等于一默认值(步骤s314)。当计数值等于默认值时，表示逻辑电路已确实停止运作，因此，重置逻辑电路(步骤s315)。在一可能实施例中，步骤s315初始化逻辑电路内部的缓存器所储存的数据。

当主重置信号被致能时，便开始调整计数值。但只要逻辑电路还在运作，便重置计数值，令计数值等于一起始值，直到逻辑电路停止运作，才停止重置计数值。当不再重置计数值时，计数值会逐渐趋近于一默认值。当计数值等于一默认值时，发出主重置信号予逻辑电路，用以重置逻辑电路。此时，由于逻辑电路已停止运作，故可避免逻辑电路的操作物，如nand闪存，发生故障。

除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当由权利要求书界定为准。