技术特征：
技术总结
本申请涉及具有低电力自校正能力的嵌入式DRAM及其存取方法。本发明揭示用于对动态随机存取存储器DRAM阵列的低电力组合式自刷新和自校正的设备和方法。在自刷新循环期间，存取所述DRAM阵列的第一行的第一部分且分析所述第一部分以寻找一个或一个以上错误，其中所述第一部分的位宽度小于所述第一行的位宽度。如果检测到一个或一个以上错误，那么校正所述一个或一个以上错误以形成经校正第一部分。所述经校正第一部分被选择性地写回到所述第一行。如果在所述第一部分中未检测到错误，那么防止将所述第一部分写回到所述第一行。
技术研发人员：徐钟元
受保护的技术使用者：高通股份有限公司
技术研发日：2011.12.12
技术公布日：2017.08.25