本申请要求2017年4月10日向韩国知识产权局提交的申请号为10-2017-0045944的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及一种半导体电路，更具体地，涉及一种放大器及使用其的半导体装置。
背景技术：
半导体装置可以包括被配置为将输入信号放大到半导体装置中可识别的电平的放大器。
放大器可以被应用到缓冲器，例如输入/输出缓冲器，并且通过放大具有相反相位的差分信号(以下，称作为差分输入信号)或伪差分信号(以下，称作为伪差分输入信号)来产生输出信号，该差分信号或伪差分信号中一个具有固定电平，而另一个电平变化。
因此，由于放大器使用差分输入信号或伪差分输入信号来操作，所以共模范围、共模抑制比(CMRR)等可以用作影响放大器性能的重要因素。
技术实现要素：
各种实施例涉及具有改进的操作性能的放大器及使用其的半导体装置。
在一个实施例中，一种放大器可以包括：差分对电路，其被配置为根据第一输入信号和第二输入信号来产生输出信号；多个电流吸收器，其耦接在接地端子与差分对电路之间；以及反馈电路，其被配置为感测输出信号的电平并产生反馈信号。可以根据反馈信号来控制多个电流吸收器中的至少一个。
在一个实施例中，一种半导体装置可以包括：多个数据输入/输出端子；多个缓冲器，其耦接至相应的数据输入/输出端子；以及反馈电路，其被配置为感测多个缓冲器的任意一个输出信号的电平并产生反馈信号。可以根据反馈信号来控制多个缓冲器中的每个缓冲器的多个电流吸收器中的至少一个。
附图说明
图1是示出根据一个实施例的放大器10的配置的示图。
图2是示出根据一个实施例的伪差分放大器10-1的配置的示图。
图3是示出图2中的放大器10-1的电路配置的示例的示图。
图4是示出根据一个实施例的差分放大器10-2的配置的示图。
图5是示出图4的共模感测电路301的配置的示例的示图。
图6是示出根据另一个实施例的放大器20的配置的示图。
图7是示出根据一个实施例的半导体装置31的配置的示图。
图8是示出根据另一个实施例的半导体装置32的配置的示图。
具体实施方式
在下文中，将参照附图详细地描述本公开的实施例。
如图1所示，根据一个实施例的放大器10可以包括放大器电路11和反馈电路(CMFB)107。
放大器电路11可以包括：差分对电路(差分对)101、第一负载(负载1)102、第二负载(负载2)108、第一电流吸收器(尾部1)103和第二电流吸收器(尾部2)109。
差分对电路101可以根据第一输入信号IN和第二输入信号INB或REF中的至少一个而产生第一输出信号OUT和第二输出信号OUTB中的至少一个。
根据一个实施例的放大器10可以根据输入信号而具有彼此不同的差分类型配置和伪差分类型配置中的任意一个。
例如，在第二输入信号是具有与第一输入信号IN的相位相反变化的相位的信号INB的情况下，放大器10可以具有差分类型配置。
在第二输入信号INB是固定为恒定电平的参考电压REF的情况下，放大器10可以具有伪差分类型配置。
第一负载102和第二负载108可以在电源端子与差分对电路101之间彼此并联耦接。
耦接在接地端子与差分对电路101之间的第一电流吸收器103和第二电流吸收器109可以彼此并联耦接。
可以根据使能信号EN来使能第一电流吸收器103。
使能信号EN可以具有固定的电压电平，例如与电源电压电平VDD相同的电压电平。因此，当放大器10被使能时，可以根据具有固定电平的电压来控制多个电流吸收器103和109中的任意一个。
可以根据反馈信号VCMFB来调整第二负载108和第二电流吸收器109中的至少一个的电流驱动力。
反馈电路107可以被设计为以共模反馈方式来操作。
反馈电路107可以感测第一输出信号OUT和第二输出信号OUTB中的任意一个电平，并改变反馈信号VCMFB的电压电平，以及反馈电路107产生反馈信号VCMFB。
反馈电路107可以被设计为使得根据放大器10是否具有差分类型配置或伪差分类型配置，而以不同的方式来操作。
在一个实施例中，第二电流吸收器109的电流驱动力和第二负载108的电流驱动力也被调整为对应于输出电压，从而可以降低共模抑制比(CMRR)的损耗，并且低电压操作是可能的。
反馈电路107可以根据放大器10是否具有差分类型配置或伪差分类型配置而直接或间接感测第一输出信号OUT和第二输出信号OUTB中的任意一个的电平，例如第一输出信号OUT的电平，从而改变反馈信号VCMFB的电压电平。将参考图2至图5来描述该操作。
如图2所示，根据一个实施例的伪差分放大器10-1可以包括放大器电路11和反馈电路107-1。
放大器电路11可以具有与图1的放大器电路11相同的配置。
反馈电路107-1可以被配置为间接感测第一输出信号OUT的电平并改变反馈信号VCMFB的电压电平。
反馈电路107-1可以包括复制电路201和运算放大器(OPA)202。
这里，描述了复制电路201的输出可以被直接用于传送反馈信号VCMFB而运算放大器202可以被另外用于稳定反馈信号VCMFB的示例。
复制电路201可以通过复制放大器电路11来配置。
运算放大器202可以通过根据偏置电压VB放大复制电路201的输出电压来产生反馈信号VCMFB。
伪差分放大器10-1可以具有如图3所示的电路配置。
差分对电路101可以包括第一晶体管111和第二晶体管112。
第一晶体管111可以通过其栅极端子接收第二输入信号，即参考电压REF。
第二晶体管112可以通过其栅极端子接收第一输入信号IN。
第一负载102可以包括第三晶体管121和第四晶体管122。
在第三晶体管121中，其源极端子可以与电源端子耦接，并且其漏极端子可以与第一晶体管111的源极端子耦接。
在第四晶体管122中，其源极端子可以与电源端子耦接，并且其漏极端子可以与第二晶体管112的源极端子耦接。
第三晶体管121和第四晶体管122的栅极端子可以与第一输出信号(OUT)端子共同耦接。
第二负载108还可以包括第五晶体管至第八晶体管131、132、141和142。
第五晶体管131和第六晶体管132可以被配置为作为负载工作。
第五晶体管131和第六晶体管132可以与第一晶体管111和第二晶体管112耦接，该第一晶体管111和第二晶体管112与第三晶体管121和第四晶体管122并联。
第七晶体管141和第八晶体管142可以被配置为根据反馈信号VCMFB来形成从电源端子到第五晶体管131和第六晶体管132的电流路径。
第一电流吸收器103可以由如下的晶体管形成，该晶体管耦接在接地端子与差分对电路101之间，并且响应于使能信号EN而被使能。
第二电流吸收器109可以由如下的晶体管形成，该晶体管与在接地端子与差分对电路101之间的第一电流吸收器103并联耦接，并且响应于反馈信号VCMFB而被操作。
这里，构成第一负载102的晶体管可以被设计成与构成第二负载108的晶体管在尺寸上不同，从而其基本电流驱动力可以被设定为不同的值，并且可以响应于反馈信号VCMFB而另外调整第二负载108的电流驱动力。
第一电流吸收器103和第二电流吸收器109也可以被设计为在其晶体管的尺寸上彼此不同，从而其基本电流驱动力可以被设定为不同的值，并且可以响应于反馈信号VCMFB而另外调整第二电流吸收器109的电流驱动力。
复制电路201可以包括多个晶体管211至220。由于复制电路201具有通过复制放大器电路11形成的配置，所以多个晶体管211至220的耦接配置可以与放大器电路11的耦接配置相同。
由于复制电路201通过电流镜像来操作，即以与放大器电路11的电流量相同的电流量来操作，所以其输出电压的电平可以与放大器电路11的输出信号的电压相同。
运算放大器202可以通过根据偏置电压VB放大复制电路201的输出电压来产生反馈信号VCMFB。
如图4所示，根据一个实施例的差分放大器10-2可以包括放大器电路11和反馈电路107-2。
放大器电路11可以具有与图1的放大器电路11相同的配置。
反馈电路107-2可以被配置为直接感测第一输出信号OUT的电平并改变反馈信号VCMFB的电压电平。
反馈电路107-2可以包括感测电路(CMSC)301和运算放大器302。
这里，描述了感测电路301的输出可以被直接用作反馈信号VCMFB而运算放大器302可以被另外用于稳定反馈信号VCMFB的示例。
感测电路301可以检测第一输出信号OUT与第二输出信号OUTB之间的中间电压电平，并输出检测的中间电压电平。
运算放大器302可以通过根据偏置电压VB放大感测电路301的输出电压来产生反馈信号VCMFB。
如图5所示，感测电路301可以包括分配电阻311和312。
分配电阻311和312可以在其一个端部接收第一输出信号OUT，而在其另一个端部收第二输出信号OUTB，并且可以通过它们之间的耦接节点来将第一输出信号OUT与第二输出信号OUTB之间的中间电压电平输出到运算放大器302。因此，感测电路301可以根据分配电压来产生反馈信号VCMFB，该分配电压通过使用由分配电阻311和312形成的分布电阻分配第一输出信号OUT和第二输出信号OUTB中的至少一个的电压电平而形成。
如图6所示，根据另一个实施例的放大器20可以包括：放大器电路21、反馈电路107以及模数转换器(ADC)430。
反馈电路107可以具有与参考图1、图2和图4所述的反馈电路相同的配置。
模数转换器430可以将从反馈电路107输出的反馈信号VCMFB转换为被产生为码信号CODE<N-1:0>的数字信号。
在放大器电路21中，除了第二负载410和第二电流吸收器420之外，其余的部件，即差分对电路101、第一负载102和第一电流吸收器103可以具有与图1的实施例的差分对电路101、第一负载102和第一电流吸收器103相同的配置。
第二负载410可以包括与第一负载102并联耦接的N个单位负载(参考图3的“108”)。
由于代替反馈信号VCMFB的码信号CODE<N-1:0>的比特位以一对一的方式被输入到N个单位负载的各个晶体管的栅极(参考图3的“141”和“142”)，因此可以以数字方式来控制第二负载410的电流驱动力。
第二电流吸收器420可以包括与第一电流吸收器103并联耦接的N个单位电流吸收器(参考图3的“109”)。
由于代替反馈信号VCMFB的码信号CODE<N-1:0>的比特位以一对一的方式被输入到N个单位电流吸收器的各个晶体管的栅极，因此可以以数字方式来控制第二电流吸收器420的电流驱动力。
如图7所示，根据一个实施例的半导体装置31可以包括：多个数据输入/输出端子700、多个缓冲器501和反馈电路502。
多个数据输入/输出端子700可以包括多个输入/输出焊盘DQ。
多个缓冲器501中的每个缓冲器可以包括图1的放大器电路11的配置。
多个缓冲器501可以根据参考电压REF和通过多个数据输入/输出端子700输入的各个输入信号IN<7:0>而产生输出信号OUT<7:0>和OUTB<7:0>。多个缓冲器501可以耦接到相应的数据输入/输出端子700。
多个缓冲器501的输出信号OUTB<7:0>可以通过反相器600的阵列被提供给半导体装置31的内部电路701。
内部电路701可以包括存储单元阵列区，以及耦接到通过其使输出信号OUTB<7:0>传输到存储单元阵列区的路径的各种电路组件。
如参考图1至图6所述，在多个缓冲器501中，可以根据反馈信号VCMFB来控制负载和至少一个电流吸收器的电流驱动力。因此，当多个缓冲器501中的任意一个被使能时，可以根据具有固定电平的电压来控制多个电流吸收器中的任意一个，并且可以根据反馈信号VCMFB来控制其它的电流吸收器。
反馈电路502可以将通过直接或间接感测多个缓冲器501中的任意一个的输出信号所产生的反馈信号VCMFB共同地提供给多个缓冲器501。在图7的情况下，示出了通过间接感测多个缓冲器501中的任意一个的输出来产生反馈信号VCMFB的示例。
反馈电路502可以包括：至少一个复制缓冲器511、至少一个运算放大器512和至少一个滤波器(LPF)513。
复制缓冲器511可以通过复制多个缓冲器501中的任意一个的电路结构来配置。
复制缓冲器511可以根据多个输入信号IN<7:0>中的任意一个(例如，IN<0>)、参考电压REF和反馈信号VCMFB来产生输出信号VO和VOB中的至少一个。
运算放大器512可以根据偏置电压VB来放大并输出复制缓冲器511的输出信号VO。
滤波器513可以去除运算放大器12的输出的高频分量，并将其输出为反馈信号VCMFB。
如图8所示，根据一个实施例的半导体装置32可以包括：多个数据输入/输出端子700、多个缓冲器501和反馈电路503。
多个数据输入/输出端子700可以包括多个输入/输出焊盘DQ。
多个缓冲器501中的每个缓冲器可以包括图1的放大器电路11的配置。
多个缓冲器501可以根据参考电压REF和通过多个数据输入/输出端子700输入的各个输入信号IN<7:0>来产生输出信号OUT<7:0>和OUTB<7:0>。多个缓冲器501可以耦接到相应的数据输入/输出端子700。
多个缓冲器501的输出信号OUTB<7:0>可以通过反相器600的阵列被提供给半导体装置32的内部电路701。
如参考图1至图6所述，可以根据多个反馈信号VCMFB来控制电流吸收器和多个缓冲器501的负载的电流驱动力。因此，当多个缓冲器501被使能时，可以根据具有固定电平的电压来控制多个电流吸收器中的任意一个，并且根据多个反馈信号VCMFB来控制其它的电流吸收器。
反馈电路503可以将通过直接或间接感测多个缓冲器501的各个输出信号产生的至少一个反馈信号VCMFB共同地提供给多个缓冲器501。在图8的情况下，示出了通过直接感测多个缓冲器501的各个输出来产生多个反馈信号VCMFB的示例。
反馈电路503可以包括多个运算放大器(OPA<7:0>)520和多个滤波器(LPF<7:0>)530。
多个运算放大器520可以根据偏置电压VB来放大多个缓冲器501的各个输出信号OUT<7:0>和OUTB<7:0>，并输出放大的输出信号。
多个滤波器530可以去除多个运算放大器520的输出的各个高频分量，并将结果输出为多个反馈信号VCMFB<7:0>。
尽管上面已经描述了各种实施例，但是本领域技术人员将理解的是，所述的实施例仅是示例。因此，本文所述的数据储存装置及其操作方法不应该基于所描述的实施例进行限制。