本发明涉及集成电路技术领域，尤其涉及一种降低内存的电磁干扰的方法。
背景技术：
内存是计算机中重要的部件之一，它是与中央处理器进行沟通的桥梁。计算机中所有程序的运行都是在内存中进行的，因此内存的性能对计算机的影响非常大。内存也被称为内存储器，其作用是用于暂时存放中央处理器中的运算数据，以及与硬盘等外部存储器交换的数据。
内存一般采用的是ddr(doubledatarate双倍速率同步动态随机存储器，简称ddr)，现已发展到第三代、第四代，读写速率快，成本低廉。但是传统的ddr，尤其是第三代ddr，工作电压高达1.5v或以上，这会产生较大的电磁干扰，从而影响内存系统的稳定。
技术实现要素：
针对上述问题，本发明提出了一种降低内存的电磁干扰的方法，应用于具有内存的一印制电路板，其中，所述内存为双倍速率同步动态随机存储器；将所述同步动态随机存储器的工作电压为从一默认电压值降低为所述默认电压值的80％～99％。
上述的方法，其中，所述默认电压值为1.5v。
上述的方法，其中，所述双倍速率同步动态随机存储器的工作频率为1600mhz。
上述的方法，其中，所述双倍速率同步动态随机存储器的工作频率为1333mhz。
上述的方法，其中，所述印制电路板为双层。
上述的方法，其中，所述印制电路板的尺寸小于20*15cm。
有益效果：本发明提出的一种降低内存的电磁干扰的方法，具有低的电磁干扰影响，所形成的内存系统稳定、可靠，实现简单，成本低廉。
附图说明
图1为本发明一实施例中降低内存的电磁干扰的方法形成的眼图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中，如图1所示，提出了一种降低内存的电磁干扰的方法，可以应用于具有内存的一印制电路板，其中，内存为双倍速率同步动态随机存储器；将同步动态随机存储器的工作电压为从一默认电压值降低为默认电压值的80％～99％。
上述技术方案中，一般可对双倍速率同步动态随机存储器的数据图线进行分析，如图1所示，图1中横坐标表示时间，纵坐标表示电压，采用该数据图线形成的眼图进行分析时，包括由大部分数据图线围成的多个图眼，图中箭头所示的为其中图眼的眼高，该眼高越高则越容易产生较大的电磁干扰；本发明采用默认电压值的85％左右的工作电压，能够产生在眼图中产生较低的图眼，会产生的电磁干扰更低，可靠性更好，稳定性更好。
在一个较佳的实施例中，默认电压值可以为1.5v。
上述技术方案中，当默认电压值为1.5v时，双倍速率同步动态随机存储器的工作电压例如可以是1.025v，或1.075v，或1.125v，或1.175v，或1.225v，或1.275v等。
在一个较佳的实施例中，双倍速率同步动态随机存储器的工作频率可以为1600mhz，但这只是一种优选的情况，不应视为是对本发明的限制。
在一个较佳的实施例中，双倍速率同步动态随机存储器的工作频率可以为1333mhz，但这只是一种优选的情况，不应视为是对本发明的限制。
在一个较佳的实施例中，印制电路板为双层，本发明采用的技术方案能够与双层的印制电路板相兼容，不需要采用两层以上的多层的印制电路板降低电磁干扰，实现容易，成本低廉。
在一个较佳的实施例中，印制电路板的尺寸可以小于20*15cm。
综上所述，本发明提出的一种降低内存的电磁干扰的方法，应用于具有内存的一印制电路板，其特征在于，内存为双倍速率同步动态随机存储器；将同步动态随机存储器的工作电压为从一默认电压值降低为默认电压值的80％～99％；上述技术方案具有低的电磁干扰影响，所形成的内存系统稳定、可靠，实现简单，成本低廉。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。