一种快速回写电路的制作方法

本实用新型涉及一种快速回写电路和方法。更具体而言，本实用新型涉及一种基于DRAM的第二级灵敏放大器的快速回写电路和方法。

背景技术：

在执行读操作时的回写，尤其是在执行连续读操作中的第一个读操作时的回写，对以下的情况非常有帮助：

1.由于tRCD(Time of RAS to CAS Delay)非常关键，所以在发生第一次读操作正确，而对同一地址的第二次读操作却错误的情况。

2.高温下的无缝读操作，以及位线BL电压比列选信号CSL或者预充均衡信号的电压低很多的情况，都会加重错误发生的可能性。

3.即使tRCD的值在规范的要求之内，但性能较弱的第一级灵敏放大器也会导致第一次读操作正确，而对同一地址的第二次读操作却发生错误的情况。

在本实用新型的发明人的专利“一种优化tRCD参数的方法”中提出了一种在读操作的时候回写以优化tRCD参数的方法，而本实用新型在此基础上，通过修改第二级灵敏放大器得到一种更快的更有可行性的方案。

技术实现要素：

根据本实用新型的第一方面，提供了一种快速回写电路，包括：

第一级灵敏放大器，对数据进行放大，并且将经放大的数据传送到局部数据线上；

第二级灵敏放大器，对所述经放大的数据进行进一步放大；

回写模块，将所述进一步放大的数据写回局部数据线上，从而写回第一级灵敏放大器。

根据本实用新型的第一方面的快速回写电路更快且更具有可行性。

根据本实用新型的快速回写电路的一个优选实施方案，所述第二级灵敏放大器还具有锁存功能，对所述经放大的数据进行进一步放大且锁存。

根据本实用新型的快速回写电路的一个优选实施方案，所述回写模块将所述进一步放大且锁存的数据写回局部数据线上。

根据本实用新型的快速回写电路的一个优选实施方案，所述回写模块还具有锁存功能，对所述进一步放大的数据进行锁存。

根据本实用新型的快速回写电路的一个优选实施方案，当回写使能信号有效时，所述回写模块将所述进一步放大的数据写回局部数据线上。

根据本实用新型的快速回写电路的一个优选实施方案，当所述回写使能信号无效时，禁止所述回写模块将所述进一步放大的数据写回局部数据线上。

根据本实用新型的快速回写电路的一个优选实施方案，通过第二级灵敏放大器的输出信号来控制是否将所述进一步放大的数据写回局部数据线上。

根据本实用新型的快速回写电路的一个优选实施方案，所述回写模块将所述进一步放大的高电平数据、低电平数据或者中间电平数据写回局部数据线上。

根据本实用新型的快速回写电路的一个优选实施方案，所述回写模块仅将所述进一步放大的低电平数据写回局部数据线上。

根据本实用新型的快速回写电路的一个优选实施方案，所述第二级灵敏放大器为相互连接的两个反相器，所述两个反相器为第一反相器和第二反相器，所述第一反相器的输入连接至所述第二反相器的输出，所述第一反相器的输出连接至所述第二反相器的输入。

根据本实用新型的快速回写电路的一个优选实施方案，所述第一反相器和所述第二反相器的输入分别连接至一对局部数据线即分别连接至第一局部数据线和第二局部数据线，并且分别连接至同一控制信号，以及分别连接至第一组串联的N沟道场效应管的第一栅极和第二组串联的N沟道场效应管的第一栅极，其中所述同一控制信号能够关断或者接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，所述第一组串联的N沟道场效应管的第一漏极还连接至所述第二局部数据线，且所述第二组串联的N沟道场效应管的第一漏极还连接至所述第一局部数据线，所述第一组串联的N沟道场效应管的第二栅极和第二组串联的N沟道场效应管的第二栅极还分别连接至回写使能信号，其中当开始读操作时，所述同一控制信号接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，并且当所述第二级灵敏放大器能够放大正确的数据时，所述同一控制信号关断所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，其中

当列选信号有效时，在所述第二级灵敏放大器对数据进行放大后，开启回写使能信号，将所述进一步放大的数据写回局部数据线上。

根据本实用新型的快速回写电路的一个优选实施方案，所述第一反相器和所述第二反相器的输入分别连接至一对局部数据线即分别连接至第一局部数据线和第二局部数据线，并且分别连接至同一控制信号，以及分别连接至第三反相器的输入和第四反相器的输入，其中所述同一控制信号能够关断或者接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，第三反相器的输出连接至第一N沟道场效应管的第一栅极，且第四反相器的输出连接至第二N沟道场效应管的第一栅极，所述第一N沟道场效应管的第一源极连接至所述第一局部数据线，所述第二N沟道场效应管的第一源极连接至所述第二局部数据线，其中当开始读操作时，所述同一控制信号接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，并且当所述第二级灵敏放大器能够放大正确的数据时，所述同一控制信号关断所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，其中

当列选信号有效时，在所述第二级灵敏放大器对数据进行放大后，直接将所述进一步放大的数据写回局部数据线上。

根据本实用新型的第二方面，提供了一种快速回写方法，包括：

通过第一级灵敏放大器对数据进行放大，并且将经放大的数据传送到局部数据线上；

通过第二级灵敏放大器对所述经放大的数据进行进一步放大；

通过回写模块将所述进一步放大的数据写回局部数据线上，从而写回第一级灵敏放大器。

根据本实用新型的第二方面的快速回写方法更快且更具有可行性。

根据本实用新型的快速回写方法的一个优选实施方案，在通过第二级灵敏放大器对所述经放大的数据进行进一步放大之后，通过所述第二级灵敏放大器或者所述回写模块对所述进一步放大的数据进行锁存。

根据本实用新型的快速回写方法的一个优选实施方案，当回写使能信号有效时，所述回写模块将所述进一步放大的数据写回局部数据线上。

根据本实用新型的快速回写方法的一个优选实施方案，当所述回写使能信号无效时，禁止所述回写模块将所述进一步放大的数据写回局部数据线上。

根据本实用新型的快速回写方法的一个优选实施方案，通过第二级灵敏放大器的输出信号来控制是否将所述进一步放大的数据写回局部数据线上。

根据本实用新型的快速回写方法的一个优选实施方案，通过所述回写模块将所述进一步放大的高电平数据、低电平数据或者中间电平数据写回局部数据线上。

根据本实用新型的快速回写方法的一个优选实施方案，通过所述回写模块仅将所述进一步放大的低电平数据写回局部数据线上。

根据本实用新型的快速回写方法的一个优选实施方案，所述第二级灵敏放大器为相互连接的两个反相器，所述两个反相器为第一反相器和第二反相器，所述第一反相器的输入连接至所述第二反相器的输出，所述第一反相器的输出连接至所述第二反相器的输入，所述第一反相器和所述第二反相器的输入分别连接至一对局部数据线即分别连接至第一局部数据线和第二局部数据线，并且分别连接至同一控制信号，以及分别连接至第一组串联的N沟道场效应管的第一栅极和第二组串联的N沟道场效应管的第一栅极，其中所述同一控制信号控制能够关断或者接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，所述第一组串联的N沟道场效应管的第一漏极还连接至所述第二局部数据线，且所述第二组串联的N沟道场效应管的第一漏极还连接至所述第一局部数据线，所述第一组串联的N沟道场效应管的第二栅极和第二组串联的N沟道场效应管的第二栅极还分别连接至回写使能信号，其中当开始读操作时，所述同一控制信号接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，并且当所述第二级灵敏放大器能够放大正确的数据时，所述同一控制信号关断所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，其中

当列选信号有效时，在所述第二级灵敏放大器对数据进行放大后，开启回写使能信号，将所述进一步放大的数据写回局部数据线上。

根据本实用新型的快速回写方法的一个优选实施方案，所述第二级灵敏放大器为相互连接的两个反相器，所述两个反相器为第一反相器和第二反相器，所述第一反相器的输入连接至所述第二反相器的输出，所述第一反相器的输出连接至所述第二反相器的输入，所述第一反相器和所述第二反相器的输入分别连接至一对局部数据线即分别连接至第一局部数据线和第二局部数据线，并且分别连接至同一控制信号，以及分别连接至第三反相器的输入和第四反相器的输入，其中所述同一控制信号控制能够关断或者接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，第三反相器的输出连接至第一N沟道场效应管的第一栅极，且第四反相器的输出连接至第二N沟道场效应管的第一栅极，所述第一N沟道场效应管的第一源极连接至所述第一局部数据线，所述第二N沟道场效应管的第一源极连接至所述第二局部数据线，其中当开始读操作时，所述同一控制信号接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，并且当所述第二级灵敏放大器能够放大正确的数据时，所述同一控制信号关断所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，其中

当列选信号有效时，在所述第二级灵敏放大器对数据进行放大后，直接将所述进一步放大的数据写回局部数据线上。

附图说明

图1例示了根据本实用新型的快速回写电路的一个优选实施方案的方框图。

图2例示了根据本实用新型的快速回写电路的另一优选实施方案的方框图。

图3A例示了根据本实用新型的快速回写电路的一个具体实施例。

图3B例示了根据本实用新型的快速回写电路的另一具体实施例。

具体实施方式

下面结合附图来描述本实用新型。

图1例示了根据本实用新型的快速回写电路的一个优选实施方案的方框图。

如图1中所示，该快速回写电路包括：第一级灵敏放大器SA、第二级灵敏放大器SSA以及回写模块。

如从图1中的箭头所标识的数据流向可以看到，当执行读操作时，第一级灵敏放大器SA将数据传送到局部信号线mdq/mdq_n上，第二级灵敏放大器SSA放大并锁存mdq/mdq_n上的数据。之后，回写电路启动，将放大并锁存的正确数据写回mdq/mdq_n，从而写回SA。

需要说明的是，图1中所示的回写电路能够在以下多个方面进行改型：

1.SSA可带锁存功能。如果SSA未带锁存功能，则在回写模块中带上锁存功能。

2.回写模块的开启可通过额外的回写使能信号控制(图1中未示出)，也可用SSA的输出信号来直接控制。

3.回写模块可回写任意电平的数据，包括高电平、低电平、中间电平等。

4.回写模块可以存在控制信号来关闭回写功能(图1中未示出)。

图2例示了根据本实用新型的快速回写电路的另一优选实施方案的方框图。

考虑到在实际电路中，下拉到‘0’的过程更快，所以可以修改第二级灵敏放大器SSA和回写模块，使其只驱动回写‘0’。图2给出了只回写‘0’的结构，其与图1的区别是回写模块只回写‘0’，也就是只下拉局部信号线mdq/mdq_n。

需要说明的是，图2中所示的回写电路能够在以下多个方面进行改型：

1.SSA可带锁存功能。如果SSA未带锁存功能，则在回写模块中带上锁存功能。

2.回写模块的开启可通过额外的回写使能信号控制(图2中未示出)，也可用SSA的输出信号来直接控制。

3.回写模块只回写低电平。

4.回写模块可以存在控制信号来关闭回写功能(图2中未示出)。

图3A和图3B例示了根据本实用新型的快速回写电路的具体实施例。图3A和图3B的具体工作过程如下：

1.当读操作开始之前，mdq/mdq_n均被预充到‘1’。一个最简单的两个输入输出互相连接的反相器表示的第二级灵敏放大器SSA这时候处于待机状态，其输入输出端分别为ma/ma_n。

2.当读操作的时候，控制信号rd_start打开连接mdq/mdq_n与ma/ma_n的管子。假设需要读出‘0’，则mdq的电压会被第一级灵敏放大器SA(图3A和图3B中未标示)拉低。由于SA比较弱且mdq的负载较大，mdq的电压只有一个较小的降低。假设mdq的电压变为‘1-d’，则由于ma/ma_n与mdq/mdq_n相连，ma的电压也相应地一起变为‘1-d’。

3.当ma/ma_n的压差足够SSA放大正确信号的时候，rd_start可以关掉mdq/mdq_n与ma/ma_n的通路。由于SSA的能力较强，能很快地将ma往下拉，直到拉到‘0’。

4.当SSA的放大完成后，数据锁存住，就能进行回写操作。如果此时列选信号CSL依然有效，就能把写回的值传输到第一级灵敏放大器SA里。

对于图3A中例示的实施例来说，当ma/ma_n的值被SSA放大后，回写使能信号en_write_back就可以开启。对于支路1来说，由于ma_n为‘1’，两个串联的N管可以很快地把mdq从‘1-d’拉到‘0’。对于支路2来说，由于ma为‘0’，支路2上与其相连的N管关闭，不改变mdq_n的值。

对于图3B中例示的实施例来说，不需要回写使能信号的控制。对于支路3来说，当ma降低到‘0’后，会把与其相连的反相器的输出翻转为‘1’，此反相器的输出会打开与mdq相连的N管，然后把mdq很快地从‘1-d’拉到‘0’。对于支路4来说，ma_n依然为‘1’，与其相连的反相器的输出为‘0’，不能打开支路4上与mdq_n相连的N管。

需要说明的是，以上的具体工作过程是以读‘0’为例的。如果读‘1’，则其过程类似。