本发明涉及集成电路制造领域，具体涉及一种地感测放大器电路。本发明还涉及一种地感测放大器电路的操作方法。
背景技术：
感测放大器主要是感测位线组之间的电压差值来决定读取的数据是否正确，目前广泛是使用的传统感测放大器是搭配位线组充电至高准位。但实际应用上，当传统放大器无操作的情况下，位线组都必须充电回到高准位，这样会形成从位线到储存单元的漏电路径。随着半导体制程技术往下走(28hkmg，22/20nm，鳍式场效应晶体管finfet)，漏电电流占总电流的比例将越来越高，进而影响电路在低压操作上的不稳定性与低良率。
技术实现要素：
本发明的目的在于提供一种地感测放大器电路，降低位线到储存单元的漏电电流，可有效降低电路低压操作下的不稳定性与避免低良率发生。
为解决上述技术问题，本发明提供一种地感测放大器电路，包括位线及反向位线；储存单元，耦接于位线及反向位线之间；感测电路单元，其具有第一、二、三、四节点，所述第一节点与所述位线耦接，第二节点与反向位线耦接，第四节点为接地端；所述感测电路单元还包括第三p型晶体管，所述第三p型晶体管的第一端接收感测放大器的负缘讯号，第三p型晶体管的第二端与系统电压源耦接，第三p型晶体管的第三端与感测电路单元的第三节点耦接。
优选地，所述感测电路单元还包括：第一p型晶体管，其具有第一p型晶体管第一、二、三端；第二p型晶体管，其具有第二p型晶体管第一、二、三端；第一n型晶体管，其具有第一n型晶体管第一、二、三端；第二n型晶体管，其具有第二n型晶体管第一、二、三端；所述第二p型晶体管的第一端与所述第二n型晶体管的第一端相耦接于所述感测电路单元的第一节点。
优选地，所述第一p型晶体管的第二端与所述第一n型晶体管的第三端相耦接于所述感测电路单元的第一节点。
优选地，所述第一p型晶体管的第一端与所述第一n型晶体管的第一端相耦接于所述感测电路单元的第二节点。
优选地，所述第二p型晶体管的第三端与所述第二n型晶体管的第二端相耦接于所述感测电路单元的第二节点。
优选地，所述第一p型晶体管的第三端与所述第二p型晶体管的第二端耦接于所述感测电路单元的第三节点。
优选地，所述第一n型晶体管的第二端与所述第二n型晶体管的第三端耦接于感测电路单元的接地端。
优选地，本发明还公开了一种地感测放大电路的操作方法，所述方法包括以下步骤：感测放大器处于静态；位线或反向位线需预先放电至零电压；无漏电路径从位线或反向位线到储存单元。
本发明可以达到的技术效果是：
1、不需要增加光罩而使成本增加。
2、不需要增加制程步骤而产生复杂度。
3、地感测放大器结构可有效降低漏电电流问题，使低压操作更加稳定。
本发明利用地感测放大器进行改善与稳定提升。透过地感测放大器的结构，降低位线到储存单元的漏电电流，可有效降低电路低压操作下的不稳定性与避免低良率发生。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明的地感测放大器的电路图；
图2是图本发明的地感测放大器的操作方法流程图。
附图标记说明
1感测电路单元
2无漏电路径
bl位线
blb反向位线
vdd系统电压源
gnd系统地电压
mp1，mp2，mp3第一、第二、第三p型晶体管
mn1，mn2第一、第二n型晶体管
sab感测放大器负缘信号
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图1所示，本发明的地感测放大电路，包括：位线及反向位线；储存单元，耦接于位线及反向位线之间。
感测电路单元，其具有第一、二、三、四节点，所述第一节点与所述位线耦接，第二节点与反向位线耦接，第四节点为接地端；所述感测电路单元还包括第三p型晶体管，所述第三p型晶体管的第一端接收感测放大器的负缘讯号，第三p型晶体管的第二端与系统电压源耦接，第三p型晶体管的第三端与感测电路单元的第三节点耦接。
所述晶体管为鳍式场效应晶体管。由于鳍式场效应晶体管的结构，其两个侧面和顶部均被栅极包围，形成导电沟道，源漏分布在两侧。栅极和硅鳍之间二氧化硅氧化层，其目的是为了抑制栅极漏电流，由于鳍式场效应晶体管的特殊结构，其因为全耗尽的特征而提供了更陡峭的亚阈值斜率因而减小了泄漏电流，与平面器件相比，泄漏电流减小了一个数量级。更陡峭的亚阈值斜率同样可以用来实现更低的阈值电压，这样就可以允许晶体管工作在更低的电压之下，从而可以减小功率，改善开关速度。
所述感测电路单元包括：第一p型晶体管，其具有第一p型晶体管第一、二、三端；第二p型晶体管，其具有第二p型晶体管第一、二、三端；第一n型晶体管，其具有第一n型晶体管第一、二、三端；第二n型晶体管，其具有第二n型晶体管第一、二、三端；所述第二p型晶体管的第一端与所述第二n型晶体管的第一端相耦接于所述感测电路单元的第一节点。所述第一p型晶体管的第二端与所述第一n型晶体管的第三端相耦接于所述感测电路单元的第一节点。所述第一p型晶体管的第一端与所述第一n型晶体管的第一端相耦接于所述感测电路单元的第二节点。所述第二p型晶体管的第三端与所述第二n型晶体管的第二端相耦接于所述感测电路单元的第二节点。所述第一p型晶体管的第三端与所述第二p型晶体管的第二端耦接于所述感测电路单元的第三节点。所述第一n型晶体管的第二端与所述第二n型晶体管的第三端耦接于感测电路单元的接地端。
如图2所示，本发明还公开了一种地感测放大电路操作方法，所述方法包括以下步骤：
感测放大器处于静态；位线或反向位线需预先放电至零电压；无漏电路径从位线或反向位线到储存单元。
本发明利用地感测放大器进行改善与稳定提升。透过地感测放大器的结构，降低位线到储存单元的漏电电流，可有效降低电路低压操作下的不稳定性与避免低良率发生。
以上通过具体实施例对本发明进行了详细的说明，该实施例仅仅是本发明的较佳实施例，本发明并不限于上文讨论的实施方式。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的技术范畴内。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。