本发明实施例涉及存储器领域，尤其涉及一种存储器的读取电路。
背景技术：
对存储器的常规操作包括读、写和擦除操作。其中对于存储器的读操作需要通过读取电路完成。
通过对读取电路中的数据存储单元和参考单元的电流或者电压信号进行比对，可以得出存储器中数据存储单元的存储状态。
存储器的读取电路中的参考电路的参考单元的电阻服从正太分布，目前存储器的读取电路中的参考电路的参考单元的电阻的分布偏差较大，导致读取结果较慢且不是很准确。
技术实现要素：
有鉴于此，本发明实施例提供了一种存储器的读取电路，大大减小了参考单元的电阻的分布偏差，提高了读出裕量，可以快速且准确对数据存储单元的数据存储状态进行读取。
本发明实施例提供了一种存储器的读取电路，所述读取电路包括数据存储单元电路和参考电路，所述数据存储电路包括多个数据存储单元，包括：
所述参考电路包括n个参考单元组，n为正整数；
每一个所述参考单元组包括m个参考单元，m为正整数；
n个所述参考单元组串联连接；
m个所述参考单元并联连接。
可选的，所述数据存储单元包括阻变存储单元。
可选的，所述参考单元的阻值的取值为所述数据存储单元的高阻态阻值；或者，
所述参考单元的阻值的取值为所述数据存储单元的低阻态阻值。
可选的，所述参考电路还包括多个间隔排列的第一电极和多个间隔排列的第二电极，所述第一电极包括第一子电极和第二子电极，所述第二电极包括第三子电极和第四子电极，相邻两个所述第一电极中，前一个所述第一电极的第二子电极和后一个所述第一电极中的第一子电极与一个所述第二电极相对设置，相邻两个所述第二电极中，前一个所述第二电极的第四子电极和后一个所述第二电极中的第三子电极与一个所述第一电极相对设置；
其中，所述第二子电极与所述第三子电极相对设置，所述第一子电极与所述第四子电极相对设置；
同一个所述参考单元组的参考单元的第一端与同一个所述第一电极电连接，且一个所述参考单元组的参考单元的第二端与同一个所述第二电极电连接；
第奇数个所述参考单元组的参考单元的第一端与所述第二子电极电连接，第奇数个所述参考单元组的参考单元的第二端与所述第三子电极电连接；
第偶数个所述参考单元组的参考单元的第一端与所述第一子电极电连接，第偶数个所述参考单元组的参考单元的第二端与所述第四子电极电连接；
当n为偶数时，首个所述第一电极与位线电连接，最后一个所述第一电极接地；
当n为奇数时，首个所述第一电极与位线电连接，最后一个所述第二电极接地。
可选的，每个参考单元所需的物理宽度为单位宽度，n与m的乘积个参考单元所需的物理宽度等于n与m的乘积个单位宽度之和，n与m的乘积个参考单元所需的物理宽度等于位线的长度。
可选的，所述参考电路的等效电阻大于或等于多个所述数据存储单元处于低阻态时阻值最高的低阻态阻值，且小于或等于多个所述数据存储单元处于高阻态时阻值最低的高阻态阻值。
可选的，所述参考电路的等效电阻等于多个所述数据存储单元处于低阻态时阻值最高的低阻态阻值和多个所述数据存储单元处于高阻态时阻值最低的高阻态阻值的平均值。
可选的，所述参考电路还包括第一MOS管和比较器；
所述第一MOS管的第一端与比较器的第一信号输入端电连接，所述第一 MOS管的第二端与所述位线电连接，所述第一MOS管的控制端用于接入字线的电信号。
可选的，所述数据存储电路还包括第二MOS管；
所述第二MOS管的第一端与所述比较器的第二输入端电连接，所述第二 MOS管的第二端与所述位线电连接，所述第二MOS管的控制端用于接入所述字线的电信号，多个所述数据存储单元的第一公共输出端与所述位线电连接，多个所述数据存储单元的第二公共输出端接地。
可选的，所述比较器包括电流比较器或者电压比较器。
本发明实施例提供了一种存储器的读取电路，将读取电路中的参考电路设置成参考单元的串并联电路，大大减小了参考单元的电阻的分布偏差，提高了读出裕量，可以快速且准确对数据存储单元的数据存储状态进行读取。
附图说明
通过阅读参照以下附图说明所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将变得更明显。
图1为本发明实施例提供的一种参考电路的结构示意图；
图2为本发明实施例提供的一种读取电路的参考单元的电阻的统计分布图和数据存储单元的电阻的统计分布图；
图3为本发明实施例提供的又一种参考电路的结构示意图；
图4为本发明实施例提供的又一种参考电路的结构示意图；
图5为本发明实施例提供的又一种参考电路的结构示意图；
图6为本发明实施例提供的一种读取电路的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种参考电路的结构示意图。本发明实施例提供了一种存储器的读取电路，读取电路包括数据存储单元电路和参考电路，数据存储电路包括多个数据存储单元，参见图1，参考电路包括n个参考单元组， n为正整数；每一个参考单元组包括m个参考单元，m为正整数；n个参考单元组串联连接；m个参考单元并联连接。
在本实施例的读取电路中，参见图2，参考电路的参考单元电阻和数据存储单元的阻值服从的分布为正太分布，见曲线1、2和3，正态分布(Normal distribution)，也称“常态分布”，又名高斯分布(Gaussian distribution)。横坐标为电阻(R)，纵坐标为相应横坐标对应的概率F(R)。
数据存储单元处于低阻态的阻值见曲线2，服从正太分布，数据存储单元处于高阻态的阻值见曲线3，同样服从正太分布。
参考电路的参考单元电阻的阻值服从的分布为正太分布，见曲线1，且曲线1的分布偏差越小，读取电路的读出裕量越大，表现为读取的结果越接近真实结果，而且读取的时间较短。
在本实施例中，假定一个参考单元的电阻的阻值为R，每一个参考单元组的等效电阻为那么参考电路的等效电阻为
现有技术中存储器的参考电路，一般采用分立的参考单元来组成参考电路，其参考单元的统计分布方差较大，曲线的分布偏差较大，读取电路的读出裕量越小，表现为读取的结果偏离真实结果，而且读取的时间较长。本发明实施例提供了一种存储器的读取电路，将读取电路中的参考电路设置成参考单元的串并联电路，大大减小了参考单元的电阻的分布偏差，提高了读取电路的读出裕量，可以快速且准确对数据存储单元的数据存储状态进行读取。
可选的，在上述技术方案的基础上，数据存储单元包括阻变存储单元。在本实施例中，阻变存储单元是一种新型的不挥发存储单元，在电脉冲信号下进行高阻态和低阻态之间可逆的转换。一个阻变存储单元可用于存储一比特二进制数据信息。由于制作工艺的偏差，导致阻变存储单元的高阻态阻值和低阻态阻值偏离目标高阻态阻值和目标低阻态阻值。同时，可选的，参考单元包括阻变存储单元。参考单元的阻值也会偏离目标值。这就导致了读出裕量的降低，表现为读取的结果偏离真实结果，而且读取的时间过长。
因而采用上述技术方案中的参考电路，大大减小了参考单元的电阻的分布偏差，提高了读取电路的读出裕量，可以快速且准确对数据存储单元的数据存储状态进行读取。
可选的，参考单元的阻值的取值为数据存储单元的高阻态阻值；或者，参考单元的阻值的取值为数据存储单元的低阻态阻值。
可选的，在上述技术方案的基础上，本发明实施例提供了又一种参考电路的结构示意图，参见图3，参考电路包括多个间隔排列的第一电极10和多个间隔排列的第二电极20，第一电极10包括第一子电极11和第二子电极12，第二电极20包括第三子电极21和第四子电极22，相邻两个第一电极10中，前一个第一电极10的第二子电极12和后一个第一电极10中的第一子电极11与一个第二电极20相对设置，相邻两个第二电极20中，前一个第二电极20的第四子电极22和后一个第二电极20中的第三子电极21与一个第一电极10相对设置；其中，第二子电极12与第三子电极21相对设置，第一子电极11与第四子电极22相对设置；
同一个参考单元组的参考单元的第一端与同一个第一电极电连接，且一个参考单元组的参考单元的第二端与同一个第二电极电连接；示例性的，以第1 组为例，第1组参考单元组的m个参考单元的第一端与同一个第一电极10电连接，且该组参考单元组的m个参考单元的第二端与同一个第二电极20电连接。
第奇数个参考单元组的参考单元的第一端与第二子电极电连接，第奇数个参考单元组的参考单元的第二端与第三子电极电连接；示例性的，以第1个参考单元组为例进行说明，第1个参考单元组的参考单元的第一端与第二子电极12电连接，第1个参考单元组的参考单元的第二端与第三子电极21电连接。第偶数个参考单元组的参考单元的第一端与第一子电极电连接，第偶数个参考单元组的参考单元的第二端与第四子电极电连接；示例性的，以第2个参考单元组为例进行说明，第2个参考单元组的参考单元的第一端与第一子电极11电连接，第2个参考单元组的参考单元的第二端与第四子电极22电连接。
当n为偶数时，首个第一电极与位线电连接，最后一个第一电极接地。示例性的，以图4为例，当n为2时，第一个第一电极10与位线电连接，第二个个第一电极接地，以实现n个参考单元组串联连接，且m个参考单元并联连接的参考电路。
当n为奇数时，首个第一电极与位线电连接，最后一个第二电极接地。示例性的，以图5为例，当n为3时，第一个第一电极10与位线电连接，第二个第二电极20接地，以实现n个参考单元组串联连接，且m个参考单元并联连接的参考电路。
需要说明的是，第一电极和第二电极可以是参考电路膜层结构中两个相邻的金属层。
在上述技术方案中可知，参考电路的等效电阻为其中，参考单元的阻值R的取值为数据存储单元的高阻态阻值；或者，参考单元的阻值的取值为数据存储单元的低阻态阻值。本发明实施例提供了的存储器的读取电路，从统计学的角度，比现有技术中采用分立的参考单元来组成参考电路，将读取电路中的参考电路设置成参考单元的串并联电路，大大减小了参考单元的电阻的分布偏差，提高了读取电路的读出裕量，可以快速且准确对数据存储单元的数据存储状态进行读取。与此同时，还可以通过调节m与n的取值，进一步的控制参考单元的电阻的分布偏差的减小。
可选的，每个参考单元所需的物理宽度为单位宽度，n与m的乘积个参考单元所需的物理宽度等于n与m的乘积个单位宽度之和，n与m的乘积个参考单元所需的物理宽度等于位线的长度。即，一根位线上电连接的参考单元的数量等于n与m的乘积个。设定位线的长度为L，则存在式(1)：
L＝m×n 式1
可选的，参考电路的等效电阻大于或等于多个数据存储单元处于低阻态时阻值最高的低阻态阻值，且小于或等于多个数据存储单元处于高阻态时阻值最低的高阻态阻值，参见式(2)，
其中，R1为多个数据存储单元的低阻态阻值，R0为多个数据存储单元的高阻态阻值。需要说明的是，R1是多个数据存储单元处于低阻态时阻值高低的低阻态阻值，R0为多个数据存储单元处于高阻态时阻值最低的高阻态阻值。这还是由于制作工艺的偏差，导致阻变存储单元的高阻态阻值和低阻态阻值偏离目标高阻态阻值和目标低阻态阻值。当数据存储单元是阻变存储单元时，多个数据存储单元处于低阻态时阻值可能有多个值，多个数据存储单元处于高阻态时阻值可能为多个值。比较多个数据存储单元处于高阻态时的众多阻值与多个数据存储单元处于低阻态时的众多阻值之间的差值，多个数据存储单元处于低阻态时阻值最高的低阻态阻值与多个数据存储单元处于高阻态时阻值最低的高阻态阻值之间的差值最小，将参考电路的等效电阻限定在上述区间，可以更加准确的读取数据存储单元的数据状态。可选的，参考电路的等效电阻等于多个数据存储单元处于低阻态时阻值最高的低阻态阻值和多个数据存储单元处于高阻态时阻值最低的高阻态阻值的平均值，参见式(3)
理论上，参考电路的等效电阻大于或等于多个数据存储单元处于低阻态时阻值最高的低阻态阻值，且小于或等于多个数据存储单元处于高阻态时阻值最低的高阻态阻值即可，当参考电路的等效电阻等于多个数据存储单元处于低阻态时阻值最高的低阻态阻值和多个数据存储单元处于高阻态时阻值最低的高阻态阻值的平均值时，读取电路的读出裕量较其它值更高。
本发明实施例提供了一种读取电路的结构示意图，参见图6，可选的，在上述技术方案的基础上，参考电路还包括第一MOS管30和比较器40；第一 MOS管30的第一端31与比较器40的第一信号输入端电连接，第一MOS管 30的第二端32与位线(Bit Line，BL)电连接，第一MOS管30的控制端33 用于接入字线(Word Line，WL)的电信号。参考电路70的第一输出端与位线 BL电连接，参考电路70的第二输出端接地。参考电路为上述技术方案中涉及的参考电路。参考电路70的第一输出端为第一电极，第二输出端应该为第一电极或者第二电极。
可选的，数据存储电路还包括第二MOS管50；第二MOS管40的第一端 51与比较器40的第二输入端电连接，第二MOS管50的第二端52与位线BL 电连接，第二MOS管50的控制端53用于接入字线WL的电信号，多个数据存储单元60的第一公共输出端与位线BL电连接，多个数据存储单元60的第二公共输出端接地。
可选的，比较器包括电流比较器或者电压比较器。当比较器是电流比较器时，给参考电路和数据存储电路施加的电源信号是电压信号。当比较器是电压比较器时，给参考电路和数据存储电路施加的电源信号是电流信号。
需要说明的是，多个数据存储单元60可以是多个数据存储单元组成的数据存储单元阵列，每次在读取的过程中，通过第二MOS管50选择其中的需要读取的数据存储单元。因此，可以读取其中一个数据存储单元，也可以读取多个数据存储单元。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、互相结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。