一种用于倒装封装的DDR接口的制作方法

文档序号:15837110发布日期:2018-11-07 07:59阅读:819来源:国知局
一种用于倒装封装的DDR接口的制作方法

本发明涉及ddr(双倍速率同步动态随机存储器)技术领域,尤其涉及用于倒装封装的ddr接口。



背景技术:

随着工作速度的越来越高,现有ddr接口单元(ddrio)需要倒装封装,倒装封装需要从io接口的接触点用厚铝(rdl)走线走到焊球(bump)处,而后封装出去。从整个芯片看,电源/地的焊球通常靠近芯片中心,信号焊球通常位于芯片外沿。传统ddrio版图布局中,需要大电流的主驱动单元位于芯片外沿,其电流通过横向的底层非rdl金属线由左右的电源单元供电,信号由纵向的厚铝连至焊球,所以供电压力全部集中在横向的底层非rdl金属线上,导致金属层次无法减少。



技术实现要素:

本发明的目的在于提供用于倒装封装的ddr接口,减少底层非rdl金属线层数。

实现上述目的的技术方案是:

一种用于倒装封装的ddr接口,包括靠近芯片内部的主驱动单元,该主驱动单元从左到右或者从右到左依次包括:p型二极管、上拉单元、下拉单元和n型二极管,

横向电源rdl从外侧依次横向连接p型二极管和上拉单元,并纵向连接电源焊球;

横向地rdl从外侧依次横向连接n型二极管和下拉单元,并纵向连接地焊球;

信号rdl纵向穿过上拉单元和下拉单元之间,并纵向连接信号焊球;

信号rdl从内侧依次横向连接上拉单元和p型二极管,同时从内侧依次横向连接下拉单元和n型二极管。

本发明的有益效果是:本发明针对倒装封装对版图重新布局规划,让需要大电流的主驱动单元靠近芯片内部,改变主驱动子单元的上下结构为左右结构,从而充分利用导电能力强大的rdl的横纵走线,供给大电流,减少底层非rdl金属线层数,从7层/8层金属可望降到5层/6层,大大降低成本。同时电源/地rdl直接向上到电源/地焊球,信号rdl直接向下到信号焊球,大大减小传统布局rdl全部向上的走线难度。

附图说明

图1是本发明的ddr接口中单个接口单元的结构布置图;

图2是本发明的ddr接口中多个接口单元组合的结构布置图。

具体实施方式

下面将结合附图对本发明作进一步说明。

请参阅图1和图2,本发明的用于倒装封装的ddr接口,包括靠近芯片内部的主驱动单元,该主驱动单元从左到右或者从右到左依次包括:p型二极管(pdiode)1、上拉单元(pd)2、下拉单元(nd)3和n型二极管(ndiode)4。从而将原先的上下结构变为左右结构。从而充分利用rdl的横向走线,横向电源(vddq)rdl从外侧依次横向连接p型二极管1和上拉单元2,并纵向连接电源焊球。横向地(vssq)rdl从外侧依次横向连接n型二极管4和下拉单元3,并纵向连接地焊球。从而可分别提供从电源到主驱动单元以及从主驱动单元到地的大电流。

信号(dq)rdl纵向穿过上拉单元2和下拉单元3之间,并纵向连接信号焊球。信号rdl从内侧依次横向连接上拉单元2和p型二极管1,同时从内侧依次横向连接下拉单元3和n型二极管4。

综上,本发明中rdl很强的导电能力提供静电防护(esd)大电流,减少底层非rdl金属线层数,降低成本。

以上实施例仅供说明本发明之用,而非对本发明的限制,有关技术领域的技术人员,在不脱离本发明的精神和范围的情况下,还可以作出各种变换或变型,因此所有等同的技术方案也应该属于本发明的范畴,应由各权利要求所限定。



技术特征:

技术总结
本发明公开了一种用于倒装封装的DDR接口,包括靠近芯片内部的主驱动单元,该主驱动单元从左到右或者从右到左依次包括:P型二极管、上拉单元、下拉单元和N型二极管,横向电源RDL从外侧依次横向连接P型二极管和上拉单元,并纵向连接电源焊球;横向地RDL从外侧依次横向连接N型二极管和下拉单元,并纵向连接地焊球;信号RDL纵向穿过上拉单元和下拉单元之间,并纵向连接信号焊球;信号RDL从内侧依次横向连接上拉单元和P型二极管,同时从内侧依次横向连接下拉单元和N型二极管。减少底层非RDL金属线层数。

技术研发人员:孔亮;刘亚东;庄志青
受保护的技术使用者:灿芯半导体(上海)有限公司
技术研发日:2018.08.01
技术公布日:2018.11.06
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1