储存装置及其NAND快闪记忆体控制器的制作方法

本发明是关于一种快闪记忆体控制器，特别是一种nand快闪记忆体控制器。

背景技术：

nand快闪记忆体(nandflashmemory)依其记忆体特性，大多应用于固态硬盘(solidstatedrive,ssd)、随身碟与记忆卡。

nand快闪记忆体的每个储存单元(cell)是依其电压位准来表示其储存的资讯。以三阶储存单元(triple-levelcell,tlc)为例，每个三阶储存单元可储存8个不同的内容，包括：111,011,001,101,100,000,010,110，这8个内容各自对应1个抹除位准(erasestate)及7个编程位准(programstates)之一。具体而言，当某个三阶储存单元的记录电压落于某一位准，即表示该三阶储存单元所储存的内容是该位准对应的内容。

nand快闪记忆体为确保写入数据的正确性，快闪记忆体内部的控制器会在写入一储存单元后，读取该储存单元的电压并判断该电压是否达预定电压范围(高于对应位准的下限)，若未达该预定电压范围，则会再写入一次，直到该储存单元之电压达到该预定电压范围，此机制一般称为校验(verification)。因此，对于特性较佳或寿命初期的储存单元，其操作电压较低或被写入的次数仍较少；对于特性较差或已磨耗的储存单元，即可能已被反复地写入，形成nand快闪记忆体中各储存单元、记忆页、记忆区块被写入的次数不同，而快闪记忆体的编程与抺除的次数直接影响其使用寿命，业界为了避免nand快闪记忆体短时间内大量损坏，导致储存数据流失，因此，提出几个判断nand快闪记忆体是否损坏的方法。

一种方式是透过监视错误更正码(errorcorrectcode,ecc)是否有增加的趋势来判断该nand快闪记忆体之可能寿命。然而，由于快闪记忆体有上述校验机制，在正常操作状态下，ecc不会有明显的变化，因此，若监视ecc，当发现ecc方瞬间飙高，往往已是该快闪记忆体的某一区块濒临寿命终点。故，监视ecc之方法并无法有效地得知快闪记忆体当时的寿命状态。

一种方式是利用储存单元电压分布图(cellvoltagedistribution,ispp,incrementalstepprogrammingpulse)进行判断，门槛电压分布图是指将整个记忆页(page)或记忆区块(block)中每一储存单元的记录电压绘制于一图表上，该图主的水平轴为电压，垂直轴为储存单元数量。当快闪记忆体状态正常时，该电压分布图中各储存单元之电压会落在对应的位准。当快闪记忆体状态异常时，落在对应的位准的储存单元数量会大幅减少。如同前述，由于快闪记忆体有上述校验机制，因此，当门槛电压分布图呈现异常时，亦是该快闪记忆体濒临寿命终点，故此方法亦未能有效得知快闪记忆体当时的寿命状态。

技术实现要素：

前述方法，除了仅具有辨识快闪记忆体濒临寿命终点之能力外，已知方法需于离线(将nand快闪记忆体从储存装置或系统取下)方能操作。

鉴于上述，本案提出一种快闪记忆体控制器，控制器适于一nand快闪记忆体及一电压供应电路，该电压供应电路供应一电流给该快闪记忆体。快闪记忆体控制器包括快闪控制电路、电流感测电路、及处理器。快闪控制电路用以控制该快闪记忆体之写入、读取、抹除，电流感测电路用以量测该快闪记忆体于该操作时的该电流，并输出一电流值，处理器用以依据该电流值输出一控制信号。

依据一些实施例，电流感测电路包括电流转电压电路、感测控制电路、位准产生电路、及快闪模拟转数字电路。电流转电压电路连接于该电压供应电路及该快闪记忆体之间并用以转换该电流为一差分电压。感测控制电路用以产生一位准信号，位准产生电路用以依据该位准信号产生多个位准，快闪模拟转数字电路用以依据该差分电压及该些位准，输出一数字信号，该感测控制电路依据该位准信号及该数字信号输出该电流值。

依据一些实施例，前述位准产生电路包括可调电流源及多个电阻器。可调电流源用以依据该位准信号，产生一参考电流；电阻器依序串联，该些电阻器接收该参考电流产生该些位准。

依据一些实施例，感测控制电路依一时序接收多个该数字信号，并依据该些数字信号，调整该位准信号。

依据一些实施例，储存装置包括前述快闪记忆体控制器、电压供应电路、及nand快闪记忆体。电压供应电路用以提供一电流给该快闪记忆体。快闪记忆体控制器包括快闪控制电路、电流感测电路、及处理器。快闪控制电路用以控制该快闪记忆体之写入，电流感测电路用以量测该快闪记忆体于该操作时的该电流，并输出一电流值，处理器用以依据该电流值输出一控制信号。

综上所述，依据一些实施例，快闪记忆体控制器可即时获得快闪记忆体运作时消耗的电流值，并据以判断快闪记忆体运作是否正常。另依据一些实施例，具有该快闪记忆体控制器的储存装置可即时判断快闪记忆体运作是否正常。

附图说明

图1绘示本案储存装置一实施例之电路方块示意图。

图2绘示本案电流感测电路一实施例之电路方块示意图。

图3绘示本案快闪模拟转数字电路一实施例之电路方块示意图。

图4绘示本案电流感测电路一实施例之电流感测结果示意图。

图5绘示图4标示5至5位置之局部放大示意图。

符号说明

10储存装置20nand快闪记忆体

30电压供应电路200区块

40快闪记忆体控制器42快闪控制电路

44电流感测电路46处理器

440电流转电压电路441电阻器

442感测控制电路444位准产生电路

445a可调电流源445b电阻器

446快闪模拟转数字电路448m对n编码电路

447a,447b,447c,447d差分比较器

di输入接脚do输出接脚

prg编程区间vip,vin差分电压

vrm,vrm-1…,vr1,vr0位准

具体实施方式

请参照图1，图1绘示本案储存装置一实施例之电路方块示意图。储存装置10包括一nand快闪记忆体20、一电压供应电路30、及一快闪记忆体控制器40。

储存装置10可以是任何具有nand快闪记忆体20的储存装置，在一些实施例中，储存装置10是固态硬盘(solidstatedrive,ssd)、随身碟、或记忆卡。

电压供应电路30用以提供一电流给快闪记忆体20。快闪记忆体控制器40适于nand快闪记忆体20及电压供应电路30，快闪记忆体控制器40控制快闪记忆体20之操作，该操作包括编程(program)、抹除(erase)与读取，其中，编程与抹除可统称为写入。快闪记忆体20包括多个区块(block)200，每个区块200包括多个页(page,图中未示)，快闪记忆体20进行抹除时，采用区块抹除(blockerase)；快闪记忆体20进行编程时，采用页编程(pageprogram)。快闪记忆体20进行编程、抹除与读取时，其所需之电流量不相同，此电流系由电压供应电路30供应。

前述快闪记忆体控制器40包括一快闪控制电路42、一电流感测电路44、及一处理器46。快闪控制电路42用以控制该快闪记忆体20之写入，具体而言，快闪控制电路42控制该快闪记忆体20之编程与抹除。除此之外，快闪控制电路42亦控制该快闪记忆体20之读取等作业。快闪控制电路42依据处理器46之控制，而控制快闪控制电路42控制该快闪记忆体20进行写入或读取。

电流感测电路44用以量测该快闪记忆体20之电流，举例而言，电流感测电路44用以量测该快闪记忆体20于该写入时的该电流，并输出一电流值。具体而言，电流感测电路44的电流转电压电路440连接于该电压供应电路30及该快闪记忆体20之间(供电线路之间)，电流转电压电路440具有一电流感测器，该电流感测器例如但不限于一电阻器441，当电压供应电路30经过电流转电压电路440提供电流给快闪记忆体20时，电流转换电压电路440的两端即产生一差分电压(vip,vin，vip称p电位，vin称n电位)，电流感测电路44藉由将该差分电压(vip,vin)除以该电流感测器之阻抗(例如但不限于电阻器441之阻抗)，即可获得快闪记忆体20在进行该写入时所消耗的电流值。同样的，电流感测电路44亦可用以量测该快闪记忆体20于该抹除时或读取时所消耗的电流，并输出一电流值。

处理器46用以依据该电流值输出一控制信号。具体而言，处理器46接收电流感测电路44输出之电流值，并依据该电流值输出控制信号。在一些实施例中，处理器46在该电流值超过预设的单次编程电流上限时，处理器46输出的该控制信号为异常信号，并可记录其快闪记忆体错误位置。前述单次编程电流上限可以是该快闪记忆体20在进行单次编程时，判定是否消耗的异常电流的值。

关于处理器46依据该电流值输出控制信号之其他实施例，容后详述。

因此，从上述说明可知，快闪记忆体控制器40藉由电流感测电路44即可即时量测快闪记忆体20在进行编程、抹除、读取等作业时所消耗的电流。而处理器46依据该电流值而得以判断快闪记忆体20之操作状态是否维持在正常状态。此即时量测，除了可在快闪记忆体20操作的同时，处理器46即时得知某页、某区块是否损坏，处理器46更可以藉由收集足够数量之电流值(依时序)，利用统计方法预测该快闪记忆体20可能损坏的时间，或还能继续使用之写入、抹除、或读取次数。

其次，图1之电流感测电路44之电流转电压电路440系位于快闪记忆体控制器40之外部，但在一些实施例中，电流转电压电路440系内建于快闪记忆体控制器40内，电压供应电路30输出之电流仍经由该电流转电压电路440再传送至快闪记忆体20。

续请参考图2，图2绘示本案电流感测电路一实施例之电路方块示意图。在一些实施例中，前述电流感测电路44包括一电流转电压电路440、一感测控制电路442、一位准产生电路444、及一快闪模拟转数字电路446。

电流转电压电路440连接于该电压供应电路30及该快闪记忆体20之间并用以转换该电流为一差分输入，图2之电流转电压电路440之节点a连接于电压供应电路30，节点b连接至快闪记忆体20。当快闪控制电路42控制该快闪记忆体20进行写入(编程或抹除)或读取时，电压供应电路30所提供之电流即经过该电阻器441，电阻器441之两端(节点a,b)各自具有一p电位vip与n电位vin，意即电阻器441两端即具有一差分电压(vip,vin)，电流感测电路44藉由将该差分电压的差值(vip-vin)除以电阻器441之阻抗，而获得该电流值。

感测控制电路442用以产生一位准信号。此位准信号与该电流值相关。当位准信号愈高时，可量测的电流值的范围即愈大，当位准信号愈低时，可量测的电流值的范围即愈小，容后详述。

位准产生电路444用以依据该位准信号产生多个位准vrm,vrm-1vr0。位准产生电路444的该些位准的数量即为该电流感测电路44的解析度。例如，若位准产生电路444能产生2～3个位准，则配置快闪模拟转数字电路446将输出以二个位元(2bits)表示，即do[1:0]。若位准产生电路444能产生4～7个位准，则配置快闪模拟转数字电路446将输出以三个位元(3bits)表示，即do[2:0]。

在一些实施例中，位准产生电路444包括一可调电流源445a及多个电阻器445b。可调电流源445a用以依据该位准信号，对应地产生一参考电流。该些电阻器445b依序串联，且该些电阻器445b接收该参考电流产生该些位准vrm,vrm-1…,vr1,vr0。

前述感测控制电路442利用该位准信号控制可调电流源445a所产生的参考电流的大小，当位准信号愈高时，参考电流即愈大，当位准信号愈低时，参考电流即愈小。当参考电流愈大，该些电阻器445b串联后两端的电压差即愈大，因此，位准产生电路444在相同的解析度下，能产生的最大位准的电压差值(vrm-vr0)即愈大，感测控制电路442能量测的差分电压的差值(对应电流值)即愈大。相反的，当参考电流愈小，该些电阻器445b串联后两端的电压差即愈小，因此，位准产生电路444在相同的解析度下，能产生的最大位准的电压差值(vrm-vr0)即愈小，感测控制电路442能量测的差分电压的差值即愈小。

前述快闪模拟转数字电路446用以依据该差分电压(vip-vin)及该些位准vrm,vrm-1vr0，输出一数字信号。在一些实施例中，快闪模拟转数字电路446将该差分电压(vip,vin)的差值与该些位准vrm,vrm-1…,vr0的差值(vrm-vr0,vrm-1–vr0等)进行比较，即可获得该差分电压的差值(vip-vin)所对应的位准差值，快闪模拟转数字电路446将该对应的位准差值转换为二进制数值并以该二进制数值输出为该数字信号。该数字信号即对应该位准差值。

该感测控制电路442依据该位准信号及该数字信号输出该电流值，容后详述。

请参考图3阅读之，图3绘示本案快闪模拟转数字电路一实施例之电路方块示意图。快闪模拟转数字电路446包括多个差分比较器(comp)447a,447b,447c,447d及一m对n编码电路448(mtonencoderlogic)，各该差分比较器447a,447b,447c,447d接收并比较前述差分电压的差值(vip-vin)及对应的位准差值vrm,vrm-1…,vr2,vr1,vr0，当差分电压的差值(vip-vin)大于对应的位准差值vrm,vrm-1…,vr2,vr1,vr0时，该差分比较器447a,447b,447c,447d即输出1(高位准)，反之，则输出0(低位准)。因此，当差分电压的差值(vip-vin)落在位准vrm与vrm-1之间时，第一差分比较器447a输出0，其余差分比较器447b,447c,447d输出1。

m对n编码电路448用以将输入信号进行编码，转换为二进制数值，输出为该数字信号。续以上述举例进行说明，若快闪模拟转数字电路包括4个差分比较器447a,447b,447c,447d，第一差分比较器447a输出0，其余差分比较器447b,447c,447d输出1，此时，m对n编码电路448接收到数值由上而下为0,1,1,1，m对n编码电路448即将之编码为do[2:0]＝011(二进制)。m对n编码电路448可由逻辑电路来实现。

请再参阅图2，接续上述快闪模拟转数字电路446的举例，若该些电阻器445b的数量为4，且每一个电阻器445b的阻值相同为1k欧姆，感测控制电路442所输出的位准信号使得可调电流源445输出的参考电流为10ua，则位准产生电路444产生的位准为0mv,10mv,20mv,30mv与40mv，该些位准的电压差包括10mv,20mv,30mv与40mv，即前述差分比较器447a,447b,447c,447d各自接收位准电压差为40mv,30mv,20mv,10mv。当该数字信号输出值为do[2:0]＝011(二进制)，即表示电流转电压电路440所输出的差分电压为do[2:0]＝011对应的30-40mv之间。若该电阻器441之阻抗为0.5欧姆，则该快闪记忆体于该写入时的该电流为60-80ma之间。

另接续上述快闪模拟转数字电路446的举例，若该些电阻器445b的数量为4，且每一个电阻器445b的阻值相同为1k欧姆，感测控制电路442所输出的位准信号使得可调电流源445输出的参考电流为20ua，则位准产生电路444产生的述位准为0mv,20mv,40mv,60mv与80mv，该些位准的电压差包括20mv,40mv,60mv与80mv，即前述差分比较器447a,447b,447c,447d各自接收位准电压差为80mv,60mv,40mv,20mv。当该数字信号输出值为do[2:0]＝011(二进制)，即表示电流转电压电路440所输出的差分电压为do[2:0]＝011对应的60-80mv之间。若该电阻器441之阻抗为0.5欧姆，则该快闪记忆体于该写入时的该电流为120-160ma之间。

由上述二个举例可知，快闪模拟转数字电路446输出相同之数字信号，该相同数字信号所代表之电压值与前述位准有关，当位准(位准电压差)愈高，相同数字信号所代表之电压值即愈大；当位准(位准电压差)愈低，相同数字信号所代表之电压值即愈小。如同前述，该些位准是由感测控制电路442发出的位准信号决定。因此，感测控制电路442能依位准信号及数字信号而获得对应的电压值及电流值。

其次，运作时，感测控制电路442会连续获得多个电流值，当感测控制电路442连续收到的该数字信号是该快闪模拟转数字电路446的输出上限(以前述举例而言，该上限为do[2:0]＝100)，此表示连续接收到的该差分电压都高于该位准产生电路444所产生的最高位准电压差(vrm-vr0)，因此，感测控制电路442调高该位准信号，以使得电流感测电路44能够进一步量测出该差分电压的实际差分电压值；相反地，当感测控制电路442连续收到的该数字信号是该快闪模拟转数字电路446的输出下限(以前述举例而言，该输出下限为do[2:0]＝000)，此表示连续接收到的该差分电压都低于该位准产生电路444所产生的最低位准电压差(vr1-vr0)，因此，感测控制电路442调低该位准信号，以使得电流感测电路44能够进一步量测出该差分电压的实际差分电压值。

由上述说明可知，感测控制电路442依一时序接收多个该数字信号，并依据该些数字信号，调整该位准信号。具体而言，感测控制电路442藉由连续获得的电流值，决定其输出的位准信号之大小，以更准确地量测快闪记忆体20所消耗的电流值。当感测控制电路442连续收到的数字信号大部分(例如但不限于连续收到的90％的数字信号)都介于快闪模拟转数字电路446的输出上限与下限之间，即表示目前的位准信号适当，感测控制电路442即维持该位准信号的大小。其次，在快闪记忆体控制器40一开始运作时，感测控制电路442可以一预设值做为该位准信号，并经一段时间的位准信号的调整后，即可获得适当的位准信号。此预设值可在快闪记忆体控制器40设计或测试值，依实验获得。

快闪模拟转数字电路446的取样频率，与快闪记忆体20单次编程、抹除、读取之时间有关，以图5快闪记忆体20的时间-电流图为例(容后详述)，图中显示单次编程时间大约5微秒(us)，若欲在单次编程时间内获得5个取样点(获得5个数字信号)，快闪模拟转数字电路446的取样频率可以为1mhz。

为协助了解处理器46依据快闪记忆体20消耗的电流值输出控制信号之一些实施例，在此先说明处理器46收到的多个电流值所绘制之时间-电流图。请先同时参阅图4及图5，图4绘示本案电流感测电路一实施例之电流感测结果示意图。图5绘示图4标示5至5位置之局部放大示意图。

图4为依据一些实施例，处理器40经由快闪控制电路42对快闪记忆体20进行数据编程作业时，处理器46持续接收电流感测电路44所输出的电流值，并将之绘制成时间-电流图，其水平轴为时间(从730毫秒us至9.73微秒ms)，垂直轴为电流大小。时间-电流图中上方曲线为编程时的电流值，下方曲线表示快闪记忆体20正在进行的程序。例如，图上标示prg的时间区间，为快闪记忆体20正在进行编程，而在二个相邻编程prg区间之间的时间区间，为快闪控制电路42对快闪记忆体20进行数据传输。同样的，当处理器46经由快闪控制电路42对快闪记忆体20进行数据抹除作业时，亦可获得抹除的时间-电流图；当处理器46经由快闪控制电路42对快闪记忆体20进行数据读取作业时，亦可获得读取的时间-电流图。

图5中可以看出，噪声位准电流值约为44.8ma。在3.92ms至4.42ms区间，编程过程中的最大电流约为40ma(即84.8–44.8ma)，而该编程时间区间内，较低电流约为5.2ma(即50–44.8ma)。从图5的prg区间的多个电流值可以看出，大部分量测得到的电流值(称编程电流值，容后详述)均在5.2ma至40ma之间，无过多的电流值在下限或上限，此即表示感测控制电路442所输出的位准信号适当，无需调高或调低该位准信号。

图4中的单一编程区间(prg)即对应一特定页的编程(称页编程)，如图5的3.92–4.42ms时间区间即对应一特定页的“页编程”，每个“页编程”包括多个“编程作业”，意即，图5中的每一个电流的峰值各自对应快闪记忆体20对该页的一次编程作业，单次编程作业时所量测而得的电流值称为编程电流值。前述编程作业是指快闪记忆体20在接收了快闪控制电路42传来欲写入(含编程及抹除)的数据后(该些写入数据各自对应111,011,001,010,100,000,101,110，共分为八群)，会对写入页中的每一储存单元(cell)各自先进行一次(第一次)的编程作业，在一些实施例中，第一次的编程作业所采用的编程脉冲电压(programpulse)是对应前述1个抹除位准(erasestate)及7个编程位准(programstates)中最低的电压位准，完成该第一次编程作业后，会判断欲写入该最低电压位准的储存单元是否已具有该最低电压位准(称verification)，若已达该最低电压位准，则快闪记忆体20在下一次(第二次)的编程作业时，即不对该些储存单元施予编程脉冲电压(programpulse)，意即，快闪记忆体20仅对其余的储存单元进行对应次低的电压位准的编程作业；快闪记忆体20在完成此第二次编程作业时，亦会进行确认(verification)，依此类推，直到对应最高电压位准的编程作业完成为止。也就是说，每个储存单元会依其所欲储存的数据内容而被施予1至n次(n为大于1的正整数)的编程脉冲电压(programpulse)。

如同前述，快闪记忆体20在正常情形下，对每一储存单元(cell)之编程，施予1至n次编程脉冲电压即会成功，意即对储存单元进行n次的编程作业，即可使该储存单元储存的记录电压落在对应的编程位准区间。图4及图5中高电流值系对应编程作业次数较高的储存单元(其储存之数据的编程位准较高)之编程作业，而较低电流值则对应编程作业次数较低的储存单元(其储存之数据的编程位准较低)之编程作业。举三阶储存单元为例，数据011之编程位准较数据110之编程位准为低，因此，快闪记忆体20对某储存单元编程011时，其所需电流即低于编程110之电流。

相反的，当某储存单元已过度磨损或濒临寿命终点，快闪记忆体20对该储存单元之编程作业之次数会高于正常次数，方能使该储存单元储存之记录电压符合对应的编程位准，因此，对该储存单元编程的整体电流消耗量将大于正常储存单元。若整个页或区块包括了较多的已过度磨损或濒临寿命终点储存单元，则对应该页或该区块的总电流消耗量将上升，因此，处理器46即可藉由设定页总电流值的和、块和门槛来判断该页或该块是否异常或即将异常。

以下说明处理器46依据快闪记忆体20消耗的电流值输出控制信号之一些实施例。

在一些实施例中，处理器46依据电流值，判断快闪记忆体20中的某个页或某个区是否属于正常状态，并输出对应的控制信号。具体而言，处理器46在接收对应某个页的多个电流值时，判断该些电流值是否正常，处理器46于该些电流值为正常时，输出的该控制信号为正常信号，处理器46于该些电流值为异常时，输出的该控制信号为异常信号。前述的电流值可以是页写入作业时的电流值、页编程作业时的电流值、页抹除作业时的电流值、或页读取作业时的电流值。

在一些实施例中，前述依据多个该电流值进行判断方式为：当某一页对应的总电流值的和大于一页和门槛时，该页即属于异常；反之，该页即属于正常。前述页和门槛指的是快闪记忆体20中对一页进行写入(包括编程与抹除)时，累积消耗之总电流量。在一些实施例中，当某一页对应的总编程电流值的和大于一页编程和门槛时，该页即属于异常；反之，该页即属于正常。前述页的总电流量亦可以是页抹除总电流量，页和门槛即对应为页抹除和门槛。

在一些实施例中，前述依据多个该电流值进行判断方式为：当某一页内的编程电流值大于一编程电流上限的数量占整体数量之比例大于百分之二十时，该页即属于异常；反之，该页即属于正常。前述编程电流值是指快闪记忆体20进行页编程(program)时，每次的编程作业时所量测而得的电流值，例如图5中的每一峰值；编程电流上限指快闪记忆体20单一编程作业时，若其电流大于该编程电流上限，即表示该页的大部分储存单元很可能已接近损坏。因此，若在页编程时，编程电流值大于编程电流上限的总次数占整体编程作业总数(即页编程中编程作业的次数)之比例大于百分之二十时，即判断该页属于异常。

在一些实施例中，当某一区块对应的总电流值的和大于一块和门槛时，该区块即属于异常；反之，该区块即属于正常。前述的块总电流值及块和门槛，亦可改为编程、抹除之块总电流值及块和门槛。在一些实施例中，前述依据多个该电流值之判断方式为：当某一区块内的各编程电流值大于一编程电流上限的数量占整体数量之比例大于百分之二十时，该区块即属于异常；反之，该区块即属于正常。

在一些实施例中，该处理器46在接收多个该电流值时，处理器46将该些电流与一预定电流样本比对，以判断该些电流值是否正常。处理器46于该些电流值为正常时，输出的该控制信号为正常信号；于该些电流值为异常时，输出的该控制信号为异常信号。其中，该预定电流样本为一页间斜率上限，处理器46对连续收到的多个页的多个电流值进行判断，例如，将每个页中10％最高电流值取平均值，并将连续页的该些平均值进行趋近线运算并获得该趋近线之斜率，当该趋近线之斜率大于连续页斜率上限时，处理器46即判断该些页为异常或该些页所属于区块为异常，输出的该控制信号为异常信号。

前述处理器46依据电流值判断某页或某区块为异常之意涵并非指该页或区块已损坏，而是很可能已接近损坏，因此，该异常可指即将损坏。前述处理器46依据电流值判断某页或某区块为正常之意涵，指依该判断方式，并非异常，但并非表示该页或区块不会因其他判断方式而判断为异常(可能即将损坏)。当处理器46依某判断方式判断某页或某区块为正常时，亦可不输出该控制信号。

在处理器46输出的控制信号为异常时，处理器46可进一步标示该异常所对应的页或区块为损坏，以避免写入该页或区块之资讯产生错误。处理器46可搭配坏区管理机制(badblockmanagement,bbm)，对坏区进行管理。

上述一些实施例所述的页和门槛、页编程和门槛、页抹除和门槛、编程电流上限、页总电流值的和、块和门槛、及页间斜率上限可经由实验获得。举例而言，可以对多个快闪记忆体20进行老化测试，并持续量测其消耗电流值，经过统计及考量安全系数，即可获得该些门槛、和与上限；或者对同一快闪记忆体20内不同的页与区块进行老化测试，或任何统计预测方法，即可获得该些门槛、和与上限。

综上所述，依据一些实施例，快闪记忆体控制器可即时获得快闪记忆体运作时消耗的电流值，并据以判断快闪记忆体运作是否正常。依据一些实施例，具有该快闪记忆体控制器的储存装置可即时判断快闪记忆体运作是否正常。