具有改良感测的磁电阻内存结构及相关感测方法与流程

本揭示内容大体有关于用在集成电路的磁电阻内存(magneto-resistivememory；mrm)结构，且有关使用此类mrm结构的方法。更特别的是，本揭示内容有关于在低读取电压具有改良感测的mrm结构及相关感测方法。

背景技术：

mrm是一种受人注目的内存技术，其提供非易失性、高效能及高耐久性。除了本领域所熟知的以外，mrm结构还包括，例如，自旋扭力转移式磁电阻随机存取内存(stt-mram)、压控磁性非等向性磁电阻随机存取内存(vcma-mram)及自旋轨道扭力式磁电阻随机存取内存(sot-mram)。不论特定的类型如何，参考图1，mrm单元100包括与mrm场效应晶体管(fet)102(以下称为mrm晶体管103)串联的mrm磁性穿隧接面(mtj)101。mrmmtj101包括磁性固定或针扎层(pinnedlayer)111(其为设定成特定极性的永久磁铁)、磁性自由层112(具有可变极性)以及穿隧阻障层(tunnelbarrierlayer)113(使固定层111与自由层112分离)。当mrmmtj101处于平行状态(层111及112有相同的极性)时，mrm单元100表示逻辑零(0)。当mrmmtj101处于反平行状态(层111及112有相反的极性)时，mrm单元100表示逻辑壹(1)。mrm晶体管102包括半导体衬底121，设置在衬底121中的离子掺杂mrm源极、漏极区122、123，以及在mrm源极、漏极区122、123之间上覆衬底121的导电栅极124。施加至栅极124的控制电压控制在mrm源极、漏极区122、123之间的底下沟道125通过的电流流量。

控制电压由字线(wl)131施加至栅极124。源极线(sl)132电气连接至mrm源极区122。位线(bl)133电气连接至mrmmtj101，mrmmtj101接着电气连接至mrm漏极区123。在集成电路上的内存阵列中，sl132可如此连接至多个mrm晶体管102，以及bl133可如此连接至多个mrmmtj101。在bl133上选择一记忆单元100通过开启它的wl131。当从bl133到sl132横跨单元100有相对大的电压(例如，约400mv或更大)时，选定单元的mtj101被写成取决于此电压(bl133高位对sl132高位)的极性的特定状态。当单元100处于逻辑零(0)或平行状态时，它的mtj电阻(r0)低于在单元100处于逻辑壹(1)或反平行状态(r1)时的。选定单元100的读取可通过感测从bl133到sl132的电阻来实施。在有些装置中，为了区别写入及读取操作以及避免在读取操作期间不慎干扰单元100，“感测”或“读取”电压可能低于写入电压，然而在其他装置中，它不需要较低。不过，随机装置差异(例如，尺寸及其他参数)可能导致r0及r1的对应差异。因此，对于有些mrmmtj101，用于特定装置的r0及r1的实际分布实际上可能重迭。在此情形下，可能难以准确地读取记忆单元100的状态。

因此，最好提供在低读取电压具有改良感测的mrm结构及相关感测方法。此外，由以下结合附图、上述“技术领域”及“背景技术”的详细说明及随附权利要求书可明白本揭示内容的其他合意特征及特性。

技术实现要素：

在一示范具体实施例中，一种磁电阻内存结构，包括源极线与包括源极区及漏极区的第一晶体管。该源极线电气连接至该第一晶体管的该源极区。该mrm结构进一步包括mrm单元，其包括与mrm磁性穿隧接面电气串联的mrm晶体管。该mrm晶体管电气连接至该第一晶体管的该漏极区，致使该mrm单元与该第一晶体管电气串联。另外，该mrm结构进一步包括电气连接至该第一晶体管与该mrm晶体管的中点节点(mid-pointnode)的电压放大器，电气连接至该电压放大器的感测放大器，以及电气连接至该mrm单元的该mrmmtj的位线。

在另一示范具体实施例中，一种磁电阻内存结构，包括源极线与包括源极区及漏极区的第一晶体管。该源极线电气连接至该第一晶体管的该源极区。该mrm结构进一步包括与该第一晶体管电气串联的一参考磁性穿隧接面。该参考mtj电气连接至该第一晶体管的该漏极区。该mrm结构进一步包括mrm单元，包括与mrmmtj电气串联的mrm晶体管。该mrm晶体管电气连接至该参考mtj，致使该mrm单元与该第一晶体管及该参考mtj电气串联。另外，该mrm结构包括电气连接至该第一晶体管与该mrm晶体管的中点节点的电压放大器，电气连接至该电压放大器的感测放大器，以及电气连接至该mrm单元的该mrmmtj的位线。

又在另一示范具体实施例中，一种用于感测磁电阻内存结构的记忆状态的方法包括下列步骤：产生横跨该mrm结构的电压。该mrm结构包括与mrm单元电气串联的第一晶体管。该mrm单元包括mrm晶体管与mrm磁性穿隧接面。由此在该第一晶体管与该mrm单元之间的中点节点处产生中点电压(mid-pointvoltage)。该方法进一步包括下列步骤：放大该中点电压以产生放大电压且感测该放大电压以判定该mrm结构的记忆状态。本文提及的方法步骤并非意图排除在一具体实施例中可能是合适的其他未提及步骤。

提供此发明内容以用简化的形式来介绍所选择的观念，该观念在以下“具体实施方式”段落中有进一步的描述。此发明内容并非旨在识别所主张的目标的关键特征或基本特征，也非旨在用作决定所主张的目标的辅助内容。

附图说明

以下将结合附图来描述本揭示内容，其中类似的组件用相同的附图标记表示，以及其中：

图1为传统mrm单元的结构图；

图2a根据本揭示内容的一具体实施例图标mrm结构的设计；

图2b为对应至图2a的mrm结构设计的电路图；

图3a根据本揭示内容的另一具体实施例图标mrm结构的设计；

图3b为对应至图3a的mrm结构设计的电路图；以及

图4的方块流程图根据本揭示内容的各种具体实施例图示用于感测磁电阻内存结构的记忆状态的方法。

具体实施方式

以下的详细说明在本质上只是用来图解说明而非旨在限制专利目标的具体实施例或此类具体实施例的应用及用途。此外，希望不受明示或暗示于“技术领域”、“背景技术”、“发明内容”或“具体实施方式”之中的理论约束。

本揭示内容的具体实施例大体针对在低读取电压具有改良感测的mrm结构及相关感测方法。在揭示的具体实施例中，电阻串联式分压器(resistiveseriesvoltagedivider)的建立通过放置晶体管或晶体管及参考mtj于源极线与mrm单元(或mrm单元阵列)之间。该电阻串联式分压器把施加横跨该位线及源极线的读取电压分成横跨该晶体管的第一电压与横跨该mrm单元的第二电压，两者总合为读取电压。对于给定的读取电压，取决于mrm单元在r0还是r1，第一及第二电压的相对大小会不同，因为电压与电阻成正比。因此有可能感测在中点节点(亦即，在晶体管与mrm单元之间)的电压以判定mrm单元的状态。在低读取电压时，相比于r1，当mrm单元在r0时，在中点节点的电压差可能同样很小。因此，在揭示的具体实施例中，电压放大器用来放大感测前的中点节点电压，由此，相比于能够更准确地感测的r1，当mrm单元在r0时，建立较大的电压差。

包括mrm单元(或mrm单元阵列)的揭示mrm结构可形成集成电路的一部分，除了例如逻辑及其他结构外，集成电路也可包括其他内存结构。为了简明起见，与集成电路装置制造有关的现有技术在此不予详述。制造基于半导体的晶体管的各种步骤为众所周知，因此为了简明起见，在此仅简要地提及许多传统步骤或完全省略而不提供众所周知的制程细节。因此，省略在所属领域技术人员的程度内用于制造集成电路的各种工作及制程步骤。

图2a根据本揭示内容的一具体实施例图标mrm结构的设计。所揭示的mrm结构包括源极线132与“第一”晶体管140，该“第一”晶体管140包括源极区142及漏极区143。使用于此的形容词“第一”的意思是经安置成与源极线132直接电气连接的“第一”晶体管140，亦即，在源极线132与记忆单元100的任何mrm晶体管102之间。因此，源极线132电气连接至第一晶体管140的源极区142。如图标，该mrm结构进一步包括至少一mrm单元100，其包括与mrm磁性穿隧接面101电气串联的mrm晶体管102。mrm晶体管102包括mrm源极区122与mrm漏极区123。第一晶体管140电气连接至mrm源极区122且mrmmtj101电气连接至mrm漏极区123。mrm晶体管102也包括mrm栅极124。字线131电气连接至mrm栅极124。该mrmmtj包括固定层111、自由层112、以及在固定层111与自由层112之间的穿隧阻障层113)。位线133电气连接至mrm单元100的mrmmtj101。

尽管在有些具体实施例中只装设一个mrm单元100，然而在其他具体实施例中，装设mrm单元的阵列105。为了表达可装设由任意多个mrm单元100组成的阵列105，这在图2a中图标成mrm单元100-1、100-2、100-3及100-n。因此，各mrm单元100-1至100-n的特征各自提供适当的字尾，例如mtj101-1至101-n与mrm晶体管102-1至102-n(包括源极区122-1至122-n，漏极区123-1至123-n，栅极124-1至124-n，以及相关字线131-1至131-n)。mrm单元100-1至100-n可为任何类型的mrm单元，例如stt-mram、vcma-mram、或sot-mram等等。

各mrm晶体管102-1至102-n电气连接至第一晶体管的漏极区143，致使各mrm单元100-1至100-n与第一晶体管140电气串联。如最初所提示的，此串联组合造成电阻串联式分压器的存在。该电阻串联式分压器把施加横跨位线133及源极线132的读取电压分成横跨第一晶体管140的第一电压与横跨mrm单元100-1至100-n中的各者的第二电压，其总合为读取电压。提供中点节点145，致使各mrm单元100-1至100-n各自可与第一晶体管140电气串联，同时彼此互相电气并联。也如最初所提示的，在中点节点145的电压可用来判定mrm单元100-1至100-n中的各者的状态。

该mrm结构另外包括经由中点节点145及线路149电气连接至第一晶体管140的漏极区143的电压放大器150。单一电压放大器可使用于整个阵列105，因此减少实作目前所述具体实施例所需的物理空间。在一些具体实施例中，电压放大器150可为互补金属氧化物半导体(cmos)反相器。cmos反相器大体为本领域所熟知，且包括n型mos(nmos)及p型mos(pmos)两者。pmos及nmos晶体管的输出互补，致使在输入为低位时，输出为高位，且在输入为高位时，输出为低位。由于输入及输出有此性能，cmos电路的输出为输入的反相。因此，关于本揭示内容，相对低的电压输入会被放大到相对高的电压输出。应了解，cmos反相器可调整(tunable)的意思是它们在电压的“过渡”区中会起最好的作用，且在本揭示内容中用作电压放大器150的cmos可调整成在中点节点145的预期电压会成功地落在此一过渡区内。或者，在其他具体实施例中，该电压放大器可为金属氧化物半导体场效应晶体管(mosfet)。通过适当地选择离子掺杂物种、掺杂浓度、沟道长度及本领域所熟知的其他因子，mosfet可用可调整的方式放大在其源极、漏极之间的电压。作为另一替代具体实施例，可使用以电压放大为目的的一或多个串接反相器。

该mrm结构另外包括感测放大器160，其经由线路151电气连接至电压放大器150，且经组配为，基于电压放大器150所提供的放大电压，可感测mrm单元100-1至100-n中的各者的记忆状态。感测放大器160起作用以感测代表存入mrm单元100-1至100-n中的各者的数据位(1或0)的放大电压，且进一步放大该电压到可识别的逻辑位准使得可用在内存外的逻辑(例如，作为所述的集成电路的一部分)正确地解释该数据。在一些具体实施例中，如果被电压放大器150放大的输出电压够大，则后续感测放大器160可具体化为另一cmos反相器。感测放大器大体为本领域所熟知，且可包括适当配置的一或多个晶体管及/或电容器。在高电阻mtj101的情形下，为了减少感测延迟，电压放大器150及感测放大器160可设置在阵列105外或者是作为阵列105的一部分。

图2b为对应至图2a的mrm结构设计的电路图。特别是，图2b聚焦于与特定的mrm单元(标示为100-x，且有可变电阻)串联的第一晶体管140(有固定电阻)如何用作电阻串联式分压器。在中点节点145处时，当电压从位线施加到源极线时，电压放大器150起作用以放大中点节点145电压，然后由感测放大器160读取以用于判定mrm单元100-x的记忆状态的目的。

根据图2a与图2b，图4的方块流程图根据本揭示内容的各种具体实施例图示用于感测磁电阻内存结构的记忆状态的方法400。方法400包括产生横跨该mrm结构的电压的步骤401。该mrm结构包括与mrm单元100电气串联的第一晶体管140。mrm单元100包括mrm晶体管102与mrm磁性穿隧接面101。由此在第一晶体管140与mrm单元100之间的中点节点145处产生中点电压。方法400进一步包括放大该中点电压以产生一放大电压的步骤402与感测该放大电压以判定该mrm结构的该记忆状态的步骤403。应了解，本文提及的方法步骤并非意图排除在一具体实施例中可能是合适的其他未提及步骤。

图3a根据本揭示内容的一替代具体实施例图标mrm结构的设计。图3a的设计与图2a的设计的不同处在于图3a的设计包括与第一晶体管140电气串联的参考mtj170。参考mtj170电气连接至第一晶体管140的漏极区143。此外，mrm晶体管102电气连接至参考mtj170，致使mrm单元100与第一晶体管140及参考mtj170电气串联。特别是，参考mtj170电气连接至mrm源极区122。在此组态中，第一晶体管140及参考mtj170与mrm单元100的串联组合形成该电阻串联式分压器。为了“调整”该分压器的第一电压，参考mtj170在设定串联成对的组合第一晶体管140/参考mtj的电阻时充当助手，致使，不论mrm单元记忆状态如何，中点电压都在特定应用的更合意范围内。

图3b为对应至图3a的mrm结构设计的电路图。特别是，图3b聚焦于与特定mrm单元(标示为100-x，且具有可变电阻)串联的串联成对的第一晶体管140/参考mtj170(具有可调整的固定电阻)如何用作成为电阻串联式分压器。因此，在中点节点145处，当电压从位线施加至源极线时，电压放大器150起作用以放大中点节点145电压(利用参考mtj170的调整能力，它可保持在所欲范围内)，然后由感测放大器160读取以用于判定mrm单元100-x的记忆状态。

因此，本揭示内容已提供在低读取电压具有改良感测的mrm结构的数个具体实施例及相关感测方法。揭示具体实施例有益地提供具有电阻串联式分压器的mrm结构，且利用电压在分压器的中点节点的放大，以便更准确地感测低读取电压。同样地，提及于本文的具体实施例允许制造具有改良可靠性的集成电路。

尽管在以上详细说明中已提出至少一个示范具体实施例，然而应了解，仍存在许多变体。也应了解，示范具体实施例只是实施例，而且非旨在以任何方式来限定本发明的范畴、应用性或组态。反而，以上详细说明是要让本领域技术人员有个方便的发展蓝图用来具体实作示范具体实施例。应了解，组件功能及配置可做出不同的改变而不脱离如本文随附请求项及其合法等效陈述所述的本发明范畴。